Само задание: Структура суммирующего двоичного счетчика на D-триггерах, считающего от 11₁₀ до 29₁₀.

Собственно, у меня есть почти готовая схема, в которую можно ввести любое число, например, 11₁₀ (линии сверху), затем он будет считать как положено, Но в момент, когда он досчитает до 29-ти, он должен остановится и подать опять число 11₁₀.. Так вот для этого нужно достроить что-то справа.. Мне дали подсказку, что там должна быть "единичка" (лог. сложение).. ну и еще что-то видимо.. Подскажите, кто что может! Если завтра не сдам, мне конец!! :wall:

Нажмите для просмотра прикрепленного файла

А посмотреть структурную схему счетчиков с параллельным входом установки вам в голову не приходило? Навскидку из ТТЛ серии ИЕ6, ИЕ7, ИЕ9, ИЕ10, ИЕ11, ИЕ13, ИЕ14, ИЕ15. Скачайте справочник какой-нибудь или даташиты их аналогов из серий 74xx, 74LSxx, 74ALSxx на сайте TI посмотрите.
См. например даташит SN74160 и еже с ним.

Аминь!

Тут явно надо суммировать выходной результат счетчика. Так как число 29 в бинарном виде 11101, то делаем инверсию второго бита и складываем все разряды через логическое "и" с выхода которого синхронно, скорее всего через дополнительный триггер загружаем в регистры счетчика число 11. Что то похожее описывается в радиокоте