Я новичок в этом деле . Подскажите как рассчитать максимальное потребление XC3SD3400A-FG676 ядра , выводов и т. д.

У FPGA максимально возможное потребление может отличаться от реального на несколько порядков, оно вам надо?
Для подсчета потребления в ISE есть тулз XPower (нужно иметь готовый дезайн)

от прошивки всё зависит, побробуйте XPE от Xilinx

У нас по ядру больше 2.2А не кушает - загрузка по логике порядка 40%, по умножителям и памяти под 100%.

Ещё на сайте техасовких инструментов ti.com есть ориентировочные цифры по максимальному потреблению ПЛИС в разделе выбора DC-DC конвертеров

Дизайна логики нет пока и после будет разрабатываться и дорабатываться. А устройство делаю уже. Поэтому не хотелось бы ошибиться с питанием.

Но хоть что то есть? Тактовая частота, приблизительный объем дезайна, сколько чего в нем будет работать на каких частотах? Сделайте тестовый дезайн (можно просто из большого сдвигового регистра), и загоните его в XPower. Потом скажете (в XPower) на каких частотах сколько тригеров работает, он вам выдаст некую оценку. Заложите питания с запасом 50-100% от этой оценки.

Спасибо так и сделаю.