Здравствуйте. Использую плату Cyclone III Development Board. Возникла необходимость подключить к ПЛИС две видео камеры с выходным сигналом LVDS. Добавил в систему два модуля ALTLVDS, сигналы с камеры решил ввести на порт HSMC Port A, однако после назначения сигналов словил ошибку фиттера, что один из входных диф. клоков (а их на порту всего 2) слишком близко расположен с сигналом ENET_MDC, отказаться от сигнала ENET_MDC я не могу, т.к. эзернет тоже используется в проекте, пришлось юзать порт HSMC Port В, после нескольких попыток назначить сигналы, входные клоки назначились без ошибок, ловил только ошибки по диф. данным, но их на порту в избытке, и после некольких попыток путем математического тыка удалось назначить все сигналы и пересобрать проект. Однако возник такой вопрос, для одного входного диф. клока I/O Standard указан LVDS or 2.5 V, для положительного и отрицательного синалов, а вот для второго клока для положительного сигнала указано LVDS or 2.5 V, а для отрицательного просто 2.5 V (скрины из даташита на рисунках). Не возникнет с этим проблем ? С интефейсом LVDS впервые плотно столкнулся.

по поводу ENET_MDC: квартус можно обмануть. в Assignment Editor выставить для него атрибут I/O Maximum Toggle Rate в 0 МГц. что касается пары Y27/Y28, то она может работать в LVDS режиме. как только вы повесите клок на Y27 и объявите его I/O стандарт как LVDS, ему автоматически будет выбрана комплементарная нога (Y28). насчет документации впечатление такое, что чернила экономили

Спасибо. На следующей неделе буду в железе экспериментировать.