Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Insufficient clearance on plane layers
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
apl
При проверке выдается сообщение "Insufficient clearance on plane layers", в основном это падает на переходное отверстие 18 mils.
Как бороться с бедой?
Olxx
Давно не работал с оркадом, но если память не изменяет - такая ошибка может вылазить если у Вас недостаточно большой размер pad на планарном слое. Это лечиться увеличением размера pad в "Padstack" для plane layers. Попробуйте сделать все размеры pad на plane layers на 20-30 mils больше чем размер pad на сигнальных слоях. Если проблема исчезнет - просто подгоните размеры pads под минимальное значение которое все-еще воспринимаеться оркадом без ошибки.
Alex11
Уточнение - недостаточна разность между диаметром сверла и диаметром площадки в слое plane.
apl
Всем спасибо!
Действительно закралась неточность в Global spacing - для внутренних слоев стоял другой зазор - вот он и вылазил!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.