Насколько больше закладывать диаметр отверстия, чем вывод элемента? Монтаж будет ручной. Выводы элементов могут облуживаться. Заданный диаметр отверстия, который будет передан производителю ПП, таким и останется с учётом металлизации.

Первый раз готовлю ПП сам для производства, поэтому такой глупый вопрос Не хочется чтобы элементы сильно болтались при монтаже и приходилось заливать кучу припоя.

Нормальный вопрос.
Все уже давно стандартизировано. Вот, например, почитайте.

Общее правило - лучше дырки больше, чем потом рассверливать. Ничего там болтаться после пайки не будет.
И вчитайтесь в те древние Госты. Вполне может случиться, что в нарисованную дырку 0.9 вывод 0.8 не пролезет после изготовления платы. Проходили уже. И жаловаться некому - все по ГОСТ.

диаметр отверстия = диаметр вывода +(0.2-0.3)мм
контактная площадка = диаметр отверстия +0.6 мм
паяльная маска = контактная площадка + 0.2мм
Пример.
1) Вывод 0.7 мм - отверстие 0.9мм, площадка 1.5мм
2) Вывод 1.2 мм - отверстие 1.5 мм, площадка 2.1 мм

Для примера, рекомендации ОСТ4 ГО.010.011
Номинальный диаметр металлизированного отверстия, мм | Диаметр вывода,не более, мм | Номинальная толщина платы, не более, мм
0,6 0,4 1,2
0,8 0,5 l,6
1,0 0,7 2,0
1,3 0,8 2,5
1,5 1,0 3,0
1,8 1,2 3,0
2,0 1,5 3,0

У Texas Instruments Incorporated (www.ti.com) большая библиотека ЭРИ в т.ч. для штыревых элементов (DIP, TO, PGA и пр.) для Cadence и Mentor

Например для TO-99 / JEDEC MO-002
http://www-s.ti.com/sc/psheets/mmbc008a/mmbc008a.pdf
http://focus.ti.com/symfoot/unsecured/foot...werpcb.v3.5.zip

Для CPGA 325-pin / JEDEC MO-128AK (здесь требуется регистрация)
http://www.ti.com/litv/pdf/mcpg013f
https://focus.ti.com/myti/docs/initiatedown...Dsmj320c40gfs60

... ищем в разделах CAD Symbols & Footprints (легко найти поиском нужные страницы):
http://focus.ti.com/docs/prod/folders/prin...05.html#symbols

... По PCB библиотекам Texas: очень много ошибок, в основном в серии TO. Правильно они пишут, что использование библиотек только "на свой страх и риск" ...

На счет минимального и номинального диаметра отверстия относительно max диаметра вывода элемента можно посмотреть следующее:

РД 50-708-91 Инструкция. Платы печатные. Требования к конструированию. Вышел в 1992 году. http://www.nanotech.by/files/RD_50-708-91.pdf

IPC-2221А Общий стандарт на проектирование печатных плат.
Это базовый стандарт серии IPC-222х. Стандарт устанавливает общие требования по конструированию односторонних, двусторонних и многослойных печатных плат. Редакция А предъявляет новые требования к металлизации поверхностей, толщине фольги, точностям изготовления переходных отверстий.
IPC-2222 Проектирование жестких печатных плат.
Версии документов 1998 года можно найти по адресу http://electronix.ru/forum/index.php?s=&am...st&p=712651

Данная тема пересекается с http://electronix.ru/forum/index.php?s=&am...st&p=363557

К примеру у Alpha and Omega Semiconductor предельно малые отв. под выводы ЭРИ (показаны радиусы отв. после металлизации):
http://www.aosmd.com/packaging/TO

Рекомендации Clare, Inc.:
TO-220, DIP-8 - http://www.clare.com/home/pdfs.nsf/www/IXD...ile/IXD_614.pdf
DIP-16 - http://www.clare.com/home/pdfs.nsf/www/Lia...file/Lia101.pdf
SIP-4 - http://www.clare.com/home/pdfs.nsf/www/CPC...ile/CPC1219.pdf

Далее:
TO-220-2, TO-220-3, TO-247 - http://www.cree.com/products/pdf/CPWR-AN04.A.pdf
eDIP-12 - http://www.powerint.com/sites/default/file...y_datasheet.pdf
DIP&SIP - http://panasonic-denko.co.jp/ac/e_download...ions.pdf?via=ok
TO-220, TO-247 - http://www.ohmite.com/catalog/pdf/w-sink.pdf

У National Semiconductor Corporation можно найти демонстрационные платы в форматах Cadence Allegro, Mentor PADs и Altium Designer, которые могут включать в себя библиотеки. Так например:
RD-143 - Lowest Power 8-bit 3 GSPS Data Acquisition System (Big_3Gig_Libraries.zip, Cadence Allegro).


Кроме того можно выводить в т.ч. интегрированные библиотеки из таких проектов как
RD-166 - Load Detecting Power Supply (Altium Designer),


RD-185 - 230 Vac Off-line Triac Dimmer Retrofit with 6 LEDs Reference Design (Altium Designer).

Большой выбор демонстрационных плат от Linear Technology (в большинстве случаев в PADS).

Лежачий вариант TO-92, TO-220 от Littelfuse, Inc.: http://www.littelfuse.com/data/en/Product_...LeadFormDim.pdf

Некоторые проекты Analog Devices, Incorporated в PADS формате:


ADSP-21369_EZ-KIT_Lite_Design_Reference_Info.zip


ADSP-21375_EZ-KIT_Lite_Design_Reference_Info.zip


ADSP-2189M_EZ_KIT_Lite_Design_Reference_Info.zip


ADSP-BF527_EZ-Kit_Lite_Design_Reference_Info(2_2).zip


ADSP-BF537_EZ-KIT_Lite_Design_Reference_Info.zip


ADSP-BF538F_EZ-KIT_Lite_Design_Reference_Info.zip


ADSP-BF548_EZ-KIT_Lite_Design_Reference_Info_Rev1.4.zip

&
Resources - Board Design Database

Продолжение темы (Analog Devices, Inc.):


ADSP-BF561_EZ_KIT_Lite_Design_Reference_Info.zip


ADSP-BF592_EZ_KIT_LITE_Design_Reference_Info(1_0).zip


ADSP_BF518F_EZ_Board_Design_Reference_Info(1_0).zip


ADSP_BF526_EZ-Board_Design_Reference_Info(1_1).zip


Blackfin_USB_LAN_EZ_Extender_Design_Reference_Info.zip


Silicon Laboratories Incorporated:

Si3210/11/15/30/33 ProSLIC ICs /Schematics/Layout

По посадочным местам штыревых светодиодов хороший каталог от ROHM Co., Ltd.: http://www.rohm.com/products/databook/led/...ed-standard.pdf

Altera® development kits: All Development Kits

(оттуда можно полакомиться именно Altera-овскими разработками)

Посмотреть можно, а посмотреть поближе - нельзя

Речь идет об открытии проекта ПП в соответствующем редакторе (AD, PADs, Allegro) и "снятии" оттуда библиотечных элементов (ЭРИ, перех. отв.) и заданных правил трассировки. В данной ветке форума интересны примеры создания и применения штыревых компонентов. Даже когда работаешь с LP Calculator, хорошо при себе иметь "рыбу", по крайней мере тем, кто далек от технологических особенностей изготовления и монтажа элементов РЭА и использует установочные параметры LP Calculator по умолчанию.

Теперь вообще ничего не понял - где по приведенной ссылке файлы проектов ПП? Описания - увидел, цены на киты - тоже, файлов не вижу в упор... Имхо, было бы странно, если бы на киты ценой в несколько k$ выкладывались открыто файлы схем/плат - Вам так не кажется? А фото плат конечно здорово, но использованные констрейны по ним тяжело определить.

PS Это насчет ссылки на альтеровские киты, если что...

Пример: http://www.altera.com/products/devkits/alt...-gx-6-gbps.html

Глава Available Documentation
Далее устанавливаем пакет arriaIIGX_2agx260_fpga_v10.0.0.exe
Далее в "/altera/10.0/kits/arriaIIGX_2agx260_fpga/board_design_files/arriaIIGX_2agx260_fpga/layout/ " находим ARRIA2GX_PCIE_RevC.brd . Все остальное, что необходимо в проекте находится в соседних папках, так же для Cadence.

Лежат еще на сайте отдельно библиотеки PCB Footprint Libraries for Cadence Allegro tools:
http://www.altera.com/support/software/dow...;WT.oss=Allegro
http://www.altera.com/download/board-layou...;WT.oss=Allegro

... Чем хороши картинки ПП на офф. сайтах, тем, что разглядел что-то интересное для себя, ну и скачал конкретный проект.
А в случае с Altera® development kits вообще по другому нельзя

Возвращаясь непосредственно к Through-hole Component Padstacks, рекомендации Cadence Design Systems, Inc.:

Freescale Semiconductor, Incorporated (проекты PCB в PADS на сайте в разделах Schematics(...) и Printed Circuit Boards and Schematics-Schematics (...)):

http://www.freescale.com/webapp/sps/site/p...sign_Tools_Tab#


http://www.freescale.com/webapp/sps/site/p...esign_Tools_Tab