Цитата(sazh @ Oct 17 2005, 13:33)
Ваш ответ отличается от моего только широтой кругозора. А сколько будет в граммах, Вы тоже не сказали. Потому что сходу на этот вопрос в документации ничего не найти. И это настораживает (Откройте любое Features на XC9500 Увидите Endurance of 10000 program/erase cycles). Ни один ответ по этой тематике не дает ответ вопрошающему.
Как это не найти? Открываем "Max II Device Handbook", Table 5–3. MAX II Device Programming/Erasure Specifications, в ней черным по белому написано Erase and reprogram cycles 100 Cycles. Что еще надо? Т.е. 100 раз гарантируется, про остальное ничего не сказано.
Цитата(sazh @ Oct 17 2005, 13:33)
Скажу , чем не нравиться maxii.
Альтера позиционирует его как FLASH CPLD. По крайней мере это удивляет. Ведь генерятся и pof, и sof .
Это значит, что на самом деле это FPGA на базе ячеек SRAM и загрузочной FLASH памяти.
Хм, так а Альтера этого и не скрывает. Прямо и говорит, что макс2 - это архитектурно фпга Циклон без блоков памяти, без триггеров в элементах ввода-вывода и со встроенной флешью, которая является и хранилищем прошивки для конфигуратора, и пользовательской ПЗУ на 8 Кбайт. Все предельно ясно, ни очем догадываться не нужно.
Цитата(sazh @ Oct 17 2005, 13:33)
(Это снимает вопрос о количестве программрования. Можно все время конфигурировать, один раз программировать).Эта FLASH память не распределена по всей площади кристалла, не является одновременно ключами, задающими конфигурацию как у ACTEL. Это по сути CPLD загрузчик, скрытый в кристалле со всеми вытекающими проблемами при сбое конфигурации кристалла. Только теперь стало еще хуже, потому что непонятно, как это контролировать. Ведь скрыто понятие контрольных сигналов при конфигурации confdone, initdone. Что там по ошибке конфигурации делается, теперь только Альтера знает.
Предполагается, что сбоев при конфигурации не бывает. А если они есть, что девайс нерабочий. Наличие внешних сигналов у фпга обусловлено тем, что, во-первых, внешний загрузчик должен как-то интергироваться с ПЛИС, во-вторых, связи, по которым идет конфигурационный обмен, выполняются внешними по отношению к ПЛИС средствами и фирма-производитель ПЛИС никак не может влиять на их качество - в этой ситуации наличие контрольных сигналов просто необходимо для слежения за ситуацией. В случае внутреннего загручика и всех эти связей такой необходимости нет - их качество достаточно для надежной работы ПЛИС. У Вас ведь не вызывает вопроса, что, например, у флешового МК Вы не можете ослеживать сбои при выборках инструкций из внутренней флеши? Вы тут просто верите "на слово", что данный МК при выборках сбоев не имеет (или имеет их с вероятностью очень малой величины). Так и здесь.
А то, что архитектура у него фпгашная - это очень хорошо. Грузится он очень быстро - так, что выходит в режим работы даже быстрее, чем классические аналоги (тот же макс3000), триггеров получается много - раздолье для синхронных дизайнов. Лично мне не нравится в них по большому счету именно то, что убрали триггеры из элементов ввода-вывода. Да и память не помешала бы. Хотя бы один блок оставили на развод. А так девайсы гораздо более продвинутые, нежели классические максы и их аналоги.