Подскажите пожалуйста по такому вопросу:
Есть плата, на ней 32 битный процессор + DDR2 + PCIe + FPGA и куча интерфейсов наружу платы к другим платам - MII, несколько UART, несколько SPI, I2C...
Нужно с помощью софта/ протестировать плату на предмет EMC
- Практические реальные скорости интерфейсов
- Какие помехи излучает плата
- Как влияют внешние наводки на целостность данных
Реализация: каждый интерфейс имеeт свой драйвер (CPU/FPGA реализация), с возможностью установки скорости интерфейса, от минимальной до максимальной.
На каждый интерфейс можно завести таймер и параметр "размер пакетов" и по таймеру менять интервалы посылок и размеры burst.
Вопросы:
1. Какие шаблоны данных ( размеры посылаемых/принимаемых пакетов, сами пакеты) и алгоритм тестирования лучше использовать для
1.1 UART
1.2 SPI
1.3 PCIe
1.4 MII
1.5 DDR2
1.6 I2C
что-бы получить максимум информации, "самый худший/усредненный/самый оптимистичный сценарий"
Например 0хАА, 0х55 или псевдослучайные данные или...? Есть какие то готовые, проверенные, обоснованные методики?
2. Где бы почитать о схожих задачах, гуглил, однако ничего путнего и хотя бы похожего не нашел.
Спасибо!