Код
...
Error: Design requires 78 output pins, including 38 Output Enable signals implemented in logic cells, but the selected device can contain only 62 output pins
Error: Design requires 80 macrocells, but the selected device can contain only 64 macrocells
Error: Design requires 40 output enable signals, but the device can contain only 6 output enable signals
...
Error: Design requires 78 output pins, including 38 Output Enable signals implemented in logic cells, but the selected device can contain only 62 output pins
Error: Design requires 80 macrocells, but the selected device can contain only 64 macrocells
Error: Design requires 40 output enable signals, but the device can contain only 6 output enable signals
...
Ладно, ошибка по macrocells, это еще можно понять (будем оптимизировать и т.д.), но почему ошибка с output enable?
В данном проекте ошибка связана судя по всему с использованием tribuf. (их как раз в проекте 40)
Сам проект простой весьма - расширитель IO для микроконтроллера с возможностью настройки направления для отдельных пинов.
Разработан проект в gdf. Может от этого и ошибка в том смысле, что Quartus эти самые tribuf пытается как-то "экзотично" реализовать (на Verilog-то прозрачно все).
Прикреплю файлы проекта на всякий случай.
