Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Как DIMMы собираются из SDRAM чипов?
Форум разработчиков электроники ELECTRONIX.ru > Аналоговая и цифровая техника, прикладная электроника > Цифровые схемы, высокоскоростные ЦС
javalenok
Откопал JEDEC спецификацию. Но всё равно не понятно. Почему банков (clock en и селекта) два, а клоков - три? Как замаплены S0 и S1 на CS-ы: тупо или через декодер, который не позволит выбрать оба ранга одновременно? Почиму об этом нигде не сказано?
javalenok
Нажмите для просмотра прикрепленного файла
(источник)
Из картинки вроде бы понятно что CS никуда не декодируются. Но что с клоками? Зачем их три штуки?
Там же объяснение
Цитата
DDR SDRAM modules operate from differential clock
inputs (CK and CK#); the crossing of CK going HIGH and
CK# going LOW will be referred to as the positive edge of
CK. Commands (address and control signals) are registered
at every positive edge of CK. Input data is registered on both
edges of DQS, and output data is referenced to both edges of
DQS, as well as to both edges of CK.

больше похоже на кусок спецификации DDR SDRAM. Этим производители чипов занимаются. На каждом чипе один клок. Как вы три дим клока подключаете к чипам, гады?
Kompot
Цитата(javalenok @ May 15 2011, 16:51) *
больше похоже на кусок спецификации DDR SDRAM. Этим производители чипов занимаются. На каждом чипе один клок. Как вы три дим клока подключаете к чипам, гады?



Ну так внизу справа на приведенной вами схеме DIMMа написано.
У вас 16 микросхем памяти. Нулевой клок идет на 4 из них, два остальных - на еще 6 микросхем каждый. Итого 16.
Какие проблемы?

PS На некоторых модулях есть микросхемы-размножители клоков.
javalenok
Спасибо.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.