Цитата(vzyk @ Oct 17 2005, 13:17)
Нанисал и отладил проект над ActiveHDL, который имеет FIFO (RAM element), другие мегафункции (представлены Aldec). И когда хочу синтезировать с Quartus, он ругается что он не найдёт этих мегафункций.
Хотел переместить всё на Quartus - трудное ручное дело - Около 30 VHDL файлов, некоторые имеет мегафункции генерированных Aldec'ом. Как всё это обойти? Как делает професоналы?
Еще раз вы использовали мегафункции Алтеры в коде, что отлаживали в альдеке, или же те IP Core что предоставляет сам альдек ?
если вариант 1 то проблем быть не должно
если вариант 2, то проблем сборки быть тоже не должно, если сами файлы макрофункций добавлены к проекту, но ИМХО все что альдек делает с памятью - ХАМНО и требует ручной корректировки и/или обвески констрейнами иначе собирает он это не ахти.