Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: sgdma и backpreassure
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
alexPec
Добрый день. В сопце есть sgdma мемори то стрим. В доках увидел (картинка внизу) что когда на sgdma подаешь 0 на ready, через некоторое время (latency) valid ставится в ноль. Этип ready я хотел тормозить dma, что приемник успевал обрабатывать данные. На деле сигналтапом увидел что все не так (картинка сигналтапа, обведено кружком). Ready длительное время ноль, а valid в ноль не уходит. Настройки дма тоже на картинке. Кстати че-то не нашел галку backpreassure в sgdma. Что не так делаю?
alexPec
Блин,сам лопухнулся, вопрос снимаю. Оказывается если на ready подать 0, то дма выставляет сигнал valid и ждет (не меняет данные на выходе) пока данные не будут прочитаны (т.е. пока я не поставлю ready в 1).

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.