D-Luxe
May 11 2011, 15:59
Какой способ отладки проектов для вас предпочтительнее написание тестбенча или рисование временных диаграмм?
И какие плюсы и минусы этих подходов.
Maverick
May 11 2011, 16:46
Цитата(D-Luxe @ May 11 2011, 18:59)

Какой способ отладки проектов для вас предпочтительнее написание тестбенча или рисование временных диаграмм?
Я пишу тестбенчи...
В принципе можно использовать генератор Waveform, а потом просто модифицировать сгенерированный тестбенч... (но это на первых порах)
AlphaMil
May 11 2011, 17:44
Как всегда все зависит от задачи. Но как правило написание тестбенча быстрее и удобнее. Особенно для сложных входных сигналов. Например отсчеты с видеодекодера и с него же сигналы синхронизации рисовать будет дольше чем отлаживать...
bogaev_roman
May 12 2011, 11:07
тестбенчи
1. Проще и быстрее, когда руку набьешь.
2. Создание сложных тестовых входных условий с возможностью задать рандомные входные условия.
3. Отображение результатов и возможность останова теста согласно каким-либо условиям. Вывод либо на экран либо в текстовик.
4. Возможность автоматической проверки и выдача только passed или error, скажем. При этом можно моделировать без запуска графической оболочки.
Как в графике это все обстоит и насколько сложно ответить не могу...
Anatol'
May 12 2011, 13:42
Я, когда начинал, вообще не знал, что такое тестбенчи, но в итоге как-то сам пришёл к этой концепции, когда понадобились тесты сложнее, чем "просто посмотреть".
Сложные входные сигналы, автоматическая сверка результатов с файлом, переносимость, наконец.
Кстати, ещё могу добавить, что на VHDL'е тестбенчи было писать ну очень неудобно, а как попробовал на верилоге - полетело на ура.