Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: поясок(площадка) ПО во внутренем слое
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Altium Designer, DXP, Protel
Major
Поиск делал, не нашел (надеюсь не баян)
Есть МПП.
Переходное отверстие (ПО) c top на bottom.
Зазор во внутренних слоях установлен 250мкм.
Для слоев типа plain зазор считается от Hole, без учета площадки (ее там и нет). Для этого правило "(OnMid OR OnPlane) AND OnCopper" для всех.
Есть еще правило приоритетом ниже "All-InPoly зазор 0.2"
Зазо в слоях plain получается ровно 250мкм от ствола, как и указано в правилах.

Проблема 1:
Для полигонов во внутреннем слое зазор отсчитывается от площадки отверстия (ободка) а не от ствола (hole) как это делается для palin слоев.
Зачем там появляется ободок если нет подключения?
Это приводит к "перерасходу зазора". По сути эти полигоны тоже plain только в нормальном слое сделаны.
Как настроить дудочку чтобы и ягодки и кувшинчик (зазор для полигонов 250мкм от ствола)?

Если проблема 1 не решается автоматом, то как автоматом генерировать пад-стеки для ПР типа top-middle-bottom с учетом подключения проводника?
Ну или как создать правило проверяющее что есть подключение в слое и ободок меньше чем надо?

P.S. забыл что для plain действует plain clearance, он стоит 0.25.
Как сделать чтобы poly считались как Plain на внутренних слоях если нет подключения к ним?
Major
Автоматизированного решения не нашел.
У ищущих нервану есть один из шагов: заглатывается бинт (условно) ожидается выход и закольцовывается. После чего сутки двое человек чистит организм и чакры. Тут так же.

Разводим как есть пока не уперлись в эту проблему. После чего выделяем нужные отверстия, поясок которых надо удалить во внутренних слоях (у меня 380 отверстий). Можно использовать признак рума или особый диаметр пояска, например 301мкм как признак. Для выделенных via через «найти похожие» указываем что стек составной типа top-middle-bottom. Диаметр в middle устанавливаем какой надо (я установил на 50мкм больше диаметра отверстия, производитель лишнее уберет).
Если все видно сразу для отверстий которые имеют подключении во внутренних слоях восстанавливаем padstack на simple для этих отверстий.
Генерим герберы или odb++.
Создаем камкастик и делаем анализ. Лучше CAM350. Через него находим все via которых есть подключении в слое и поясок меньше чем допустимо тех. нормами.
Правим в PCB, и дальше по циклу.
Правило альтиума minimal annular ring в топку, так как нельзя указать слой для которого необходим поясок (это важно, на внутренних требования выше) и оно дает ошибку даже если отверстие не имеет подключений во внутреннем слое.

Вместо камкастика лучше использовать кам350, там можно было задавать правила для разных слоев.

Раз в два года надеюсь что хоть что-то улучшили, и каждый раз надеюсь что больше не доведется работать в этом карлике-уродце.
Если для plane могут автоматом убирать пояски, то почему не сделать для слоев не plane не понятно. Производители ПП удаляют пояски отверстий во внутренних слоях, если он не подключены. Это можно использовать в разводке (особенного бга).

Если кто-то даст автоматизированное решение, которое не требует гербера, то буду рад.
TOREX
Цитата(Major @ Jun 4 2011, 23:43) *
Поиск делал, не нашел (надеюсь не баян)
Есть МПП.
Переходное отверстие (ПО) c top на bottom.
Зазор во внутренних слоях установлен 250мкм.
Для слоев типа plain зазор считается от Hole, без учета площадки (ее там и нет). Для этого правило "(OnMid OR OnPlane) AND OnCopper" для всех.
Есть еще правило приоритетом ниже "All-InPoly зазор 0.2"
Зазо в слоях plain получается ровно 250мкм от ствола, как и указано в правилах.

Проблема 1:
Для полигонов во внутреннем слое зазор отсчитывается от площадки отверстия (ободка) а не от ствола (hole) как это делается для palin слоев.
Зачем там появляется ободок если нет подключения?
Это приводит к "перерасходу зазора". По сути эти полигоны тоже plain только в нормальном слое сделаны.
Как настроить дудочку чтобы и ягодки и кувшинчик (зазор для полигонов 250мкм от ствола)?

Если проблема 1 не решается автоматом, то как автоматом генерировать пад-стеки для ПР типа top-middle-bottom с учетом подключения проводника?
Ну или как создать правило проверяющее что есть подключение в слое и ободок меньше чем надо?

P.S. забыл что для plain действует plain clearance, он стоит 0.25.
Как сделать чтобы poly считались как Plain на внутренних слоях если нет подключения к ним?


А если сменить тип VIA c Simple на Top-Middle-Bottom или на Full Stack, это Вам не поможет?
Major
поможет sm.gif
нужен автоматизированный процесс выбора стека для via.
как делать это руками я описал. Хорошо когда платка маленькая, а если via от 1000 шт?

Владимир
Какая у вас толщина ободка у Via?
Major
Для top и bottom использую 0.15, 0.2 (это для отверстий 0.25-0.4 и меньше), в внутренних слоях 0.25.
Антипад равен паду.

Это не суть, когда были отверстия 0.1, поясок 0.1 были те же проблемы. Зазор via-poly отсчитывается от ободка, а нет от отверстия как для Plane.

На малых диаметрах Via удаление поясков не дает увеличение плотности разводки, так как требования к антипаду жесткие, но для отверстий с диаметром 0.25 и больше есть возможности уплотнения даже в проводниках.
Если вернуться к полигонам, то нужно убрать пояски чтобы слой питания сделанный в виде полигона стал качественнее.
У меня нет желания и возможности добавлять еще два слоя в МПП чтобы отдать их под питание (plane). Есть возможность все раскинуть в слое проводников.
Больше всего утомляет что понятие plane poly разные, хотя чаще всего суть одна. Сделали бы plane как объект с границами, а не как отдельный слой и частично проблемы были бы решены.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.