Здравствуйте все!
Проблема следующая .. стоит ISE 12.4, требуется завести входной клок LVPCL_33 в xc6slx150fgg484-2. Пробовал разными способами... ругается при трассировке , говорит что не может. При этом в PLanAhead DRC проходит нормально. Никто не сталкивался? Что это проблема ISE 12.4 или что то другое. По докам везде написано что как вход стандарт поддерживается в любом банке.

Place:866 - Not enough valid sites to place the following IOBs:
IO Standard: Name = LVPECL_33, VREF = NR, VCCO = NR, TERM = NONE, DIR =
INPUT, DRIVE_STR = NR
RXCLK_FPGA_A_P
RXCLK_FPGA_A_N

This may be due to either an insufficient number of sites available on the
device, too many prohibited sites,
or incompatible I/O Standards locked or range constrained to I/O Banks with
valid sites.
This situation could possibly be resolved by one (or all) of the
following actions:
a) Grouping IOBs of similar standards into a minimum amount of I/O Banks by
using LOC or range constraints.
Maximizing available I/O Banks resources for special IOBs by choosing
lower capacity I/O Banks if possible.
c) If applicable, decreasing the number of user prohibited sites or using a
larger device.

Чтобы не гадать, поставьте этот клок уже куда-нибудь руками.
Тогда ISE будет ругаться не в пространство, а чётко по адресу.

Этот клок уже десять раз был расставлен в разных местах, банках и т.д. проблема скорее всего в ISE. Интересно, а по существу, никто не работал с SPartan6 и LVPECL?

Скорее всего у вас остальные выводы по дефолту имеюn стандарт LVCMOS25 или LVDS_25 c напряжением питания 2.5 Вольта и поэтому разместить в том же банке стандарт с напряжением 3.3В он не может.
Задайте стандарт остальных ног в банке типа LVCMOS33.

в UCF укажите
CONFIG VCCAUX = "3.3";

Это я уже проверял, все равно не работает .. но спасибо за отклик!



Во, спасибо.. то что надо .. Я вчера пришел к тому же, но потом прочитал в Constraints Guide, что этот атрибут применим только для Spartan3 и после этого полез на форум всем спасибо!