Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Кто как борется с Cant fit 1 routing resource?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
alexPec
Всем добрый день. Уменьшил немного проект (не увеличил!) и поменял некоторые соединения (ну совсем немного, а проект большой) при компиляции вылазит вот ТАКОЕ (конкретно ругается на выход PLL с частотой 10 МГц). Использование ресурсов плис - около 80%, average interconnect usage - 39%. Пробовал убирать папки db, incremental (однажды такое помогло) - сейчас не помогает. Подскажите советом, как победить, может прописать что-где... Вобщем любые идеи...
AlphaMil
Используете АЙС или Квартус?
ciberbob
У меня было такое и не раз. Проблема заключается в том, что имплементатор не может развести в кристалле сигналы. Для начала необходимо понять какие сигналы не могут быть разведены. Обычно об этом есть сведения в логфайлах. Далее необходимо рассмотреть причину возникновения. И так далее вы найдете причину. Зачастую это бывает из-за невозможности развести сигналы в 2 клоковых доменах
Kuzmi4
2 alexPec
выложите лог квартуса до момента ошибки.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.