Ищу удаленную работу.

Язык: Verilog, SV.
Пакеты : Mentor - (Questa,ModelSim); Aldec - (Active-HDL); Synopsys - (Synplicity,Identify); ISE - (ChipScope,PlanAhed); Quartus.
Опыт работы с XILINX - все Spartan, включая 6, Virtex-4, Virtex-5, Virtex-6; Altera - StratixII,Cyclone.
Разработка микроархитектуры, кодирование, функциональная верификация, синтез, оптимизация по объему - быстродействию, аппаратная отладка.
Все аппаратно-верифицированное, так как имеются аппаратные платформы для отладки.
Возможно написание под заказ IP-core, с необходимой документацией и т.д.
Опыт работы - 8 лет.
E-mail : fpga.v6@yandex.ru