Хочу мнения знатоков, насколько это неподъёмная задача для для человека мало знакомого с плисами. Пока имел дело только с CPLD от Альтеры. А делать надо под Xilinx, с которыми вообще не работал. Но положение почти безвыходное, т. е., взяться таки придётся, даже и с заведомо провальным результатом. Может быть, кто-то подскажет какую-то информацию по теме, или, ещё лучше, даст наводку на существующие примеры.
Для конкретики - связка у меня такая:
FPGA - XCV100E
CPLD - XC95288XL
ROM - 29LV160
Примеры, разумеется, подойдут с другими чипами, но желательно, конечно от Xilinx.
Буду душевно благодарен за любую помощь.

старткиты от хилых, грузят конфигурацию с SD карты, через кулранер, так что курите сайт хилых.

XCV100E в процессе снятия с производства, да и среды современные разработки их не поддерживают.
Если есть возможность замените это всё на единственный Spartan-3AN. Буковка N говорит о встроенной SPI ROM, соответственно, ПЛИС сможет сама с неё загрузиться.
В той же SPI ROM хватит места минимум на еще одну прошивку, или какие-либо данные пользователя.

Посмотрите на XC3S50AN-4TQ144, если будет мало ног, то тогда XC3S200AN-4FT256.

P.S. А зачем Вам загрузчик для такой древноты (Virtex-E) на такой ископаемости (XC9500) ?

xapp441, к ней же примеры с сайта ксалинкса абсолютно рабочие. Даже CPLD та же что у вас.

Вариантов у меня, к сожалению никаких. Только эта троица чипов.
Дело в том, что речь идёт о готовой разработке (если можно так выразиться об практически недоделанном серийном изделии). Доблестные разработчики кинули в производство аппарат, кое-как доведённый ими до условно рабочего состояния. При этом ни о каком тестовом обеспечении и не подумали озаботиться. Максимум, что можно получить на выходе - около 50% живых девайсов. Сейчас наша задача - попытаться разработать какие-то тестовые прошивки, чтобы хотя-бы примитивно "вызвонить" основную массу соединений между чипами и хоть приблизительно оценить работоспособность самих чипов, чтобы можно было худо-бедно пытаться чинить остальные 50%. При этом, на предприятии нет ни одного инженера, знакомого с ПЛИС или микроконтроллерами. Максимум познаний - совковый 580-й процессор.

Впрочем, всё это из серии "Мы сами не местные, поможите, кто чем может". Прошу прощения за флуд.

Если не трудно, дайте ссылочу, пожалуйста.

я думаю забить xapp441 в поиске на сайте ксалникса у вас займет не больше времени чем у меня.

Прежде чем браться за тестовые прошивки, почитайте у меня на сайте статьи о JTAG-тестировании.
Ведь все соединения можно проверять гораздо проще, чем "прошивками"...
Ищите материалы о JTAG-сканировании, тестировании и т.д.

Думаю, что будет сложновато... Не понять,как делать загрузку (там всё вполне себе понимаемо), а собственно сделать проект на ПЛИС.


Врядли там очень большая разница, вопрос сведется к освоению новой среды и чтению даташитов.


С таким настроением лучше сразу начать искать опытного человека.

Тут Product Discontinuation Notice For Spartan-IIE, Virtex-E, Virtex-EM, Virtex-II and EasyPath Virtex-II FPGA Products говорится о том, что последние заказы принимаются до 18 апреля 2012. Так что в долгосрочном плане необходимо чётко ответить на вопрос: "а оно такое старьё действительно необходимо ??!" или всё-таки надо продавить через военных другие микросхемы (может даже и не ногатые...).

Есть ли штатный JTAG разъём для Virtex-E ?
Изделия лаком уже залиты ? (т.е. можно ли припаять на ножки Virtex-E нештатный JTAG ?)
Какой режим конфигурирования Virtex-E выбран ?
Чем и как управляется нога program у Virtex-E ?

Для Вёртекса JTAGа нет, но припаять на соплях можно. Program заведено от CPLD, как и остальные конфигурационные пины. Флешка тоже всеми ногами упёрта в CPLD. Заливка флешки производится через JTAG CPLDшки.

Для многих етот вопрос не имеет значения

www.xilinx.com/support/documentation/application_notes/xapp079.pdf

www.xilinx.com/support/documentation/application_notes/xapp137.pdf
Последней пользовался.