Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Констрейны для приемопередатчиков Altera GXB?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Koluchiy
Здравствуйте, уважаемые гуру.

Пытаюсь тут пересесть с Xilinx на Altera, а конкретно - разбираюсь с альтеровскими приемопередатчиками.

Вылез следующий интересный эффект.
Нигде особенно не написано, как констрейнить альтеровские приемопередатчики.
По крайней мере, я пока не нашел (если кто знает, скажите, чего читать).

Тем не менее, TimeQuest (если не он, то кто же?) в процессе создания SDC-файла пишет туда автоматом целую кучу ограничений на клоки приемопередатчика.
А потом при компиляции компилятор на эти ограничения ругается нехорошими словами.

Если самому задать ограничения на входные, опорные и всякие прочие клоки, и написать derive_pll_clocks, компилятор не ругается и в "Unconstrained paths" ничего не пишет.
Надо ли на этом удовлетвориться, или необходимо продолжить разбирательства с "самосинтезируемыми" констрейнами.

Quartus V11.0 trial, Stratix IV.

Заранее спасибо за ответы.
warrior-2001
Если приемопередатчики брать стандартные (что рекомендуется), то при генерации под конкретную ПЛИС большинство ограничений генерится самим Квартусом. Вам лишь необходимо констрейнить локальную сторону мегацункции. Потом к топовому проекту нужно прикрутить *.qip файлы, где уже должны быть прописаны необходимые констрейнты(*.sdc).
Kuzmi4
Цитата(Koluchiy @ Aug 17 2011, 14:49) *
...
Тем не менее, TimeQuest (если не он, то кто же?) в процессе создания SDC-файла пишет туда автоматом целую кучу ограничений на клоки приемопередатчика.
А потом при компиляции компилятор на эти ограничения ругается нехорошими словами.
...

Пишет не TimeQuest а визард sm.gif Так а что именно ему не нравится? Пример в студию..
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.