Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Разводка NAND3 на уровне чипа
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
BlackOps
Незнал куда поместить данный вопрос, как ни странно но на нашем форуме нет раздела цифрового и аналогово VLSI!!

Вот прикрепляю картинку, слева схема NAND3на транзисторном уровне, справа его разводка.

* Начинаю идти по разводке, сверху, слева: pMOS трансизтор с гейтом А имеет Drain подключенный к Vdd, это видно сразу, гейт это полисиликон А, а слева от него Drain и металлом подключен к Vdd. Дальше.


* Source pMOS транзистора с гейтом А подключен к выходу У, это тоже видно сразу, справа от гейта А идет металл вниз, потом вправо и к выходу У. Дальше.


* А теперь, к выходу У подключен еще и Drain от nMOS транзистора на гейт которого тоже должен подаватся А! Но на рисунке я вижу что первый транзистор подклыченный к металлу У имеет полисиликоновый гейт с входом С! так как же так?



Логически вообще не имеет значения АВС или СВА, но....это ведь разводка, а она ведь должна соответствовать схеме?

Или я чтото упускаю?
zzzzzzzz
Вы просто имена входов А и С поменяйте, и будет полное соответствие. Откуда такая именно последовательность?
Порты стоят так? Если да, то это ошибка. Нужно править.
BlackOps
спасибо за ответ, ну да если поменять местами то все верно, но дело в том что эту разводку и схему я взял из книги (CMOS VLSI Design 4th Ed. David Harris, Weste). Поэтому и думал может тут что зарыто а я не догоняю.
zzzzzzzz
Книжек без ошибок не бывает. sm.gif
Это нормально.
В жизни, при проведении LVS, Вы бы автоматически нашли эту ошибку.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.