Для разводки DDR2, необходимо выравниване длины.
Сделала компонент TieNet, как описано у Прановича в статье http://www.tech-e.ru/2010_2_79.php. Как работать с ним нигде не написано или я не нашла? подскажите статейки.
В плате у элемента TieNet все площадки разнесены по слоям и даны свои имена цепей.
Возникает проблема
1. Когда берешь проводник с элемента TieNet на определенном слое, ведет проводник НЕИМЕННОВАННЫЙ. Как быть?
2. Когда есть 2 проводника и 2 площадки на одном слое, но с разными именами показывает замыкание. Какие правила надо написать при работе с TieNet&
Полная версия этой страницы: Помогите разобраться с Net Tie
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Altium Designer, DXP, Protel
Цитата(masha_belka @ Sep 13 2011, 10:50) 
1. Когда берешь проводник с элемента TieNet на определенном слое, ведет проводник НЕИМЕННОВАННЫЙ. Как быть?
2. Когда есть 2 проводника и 2 площадки на одном слое, но с разными именами показывает замыкание. Какие правила надо написать при работе с TieNet&
2. Когда есть 2 проводника и 2 площадки на одном слое, но с разными именами показывает замыкание. Какие правила надо написать при работе с TieNet&
Все проводники надо первоначально проименовать в схеме, ведь TieNet это все же компонент и цепи на нем хоть и формально разделены! В плате этот компонент как разделитель цепи по приемникам, и в правилах надо указать как должны быть выровнены фрагменты топологии от источника до TieNEt, и далее к каждому приемнику.
Цитата(Алексей Сабунин @ Sep 13 2011, 13:27)
Все проводники надо первоначально проименовать в схеме, ведь TieNet это все же компонент и цепи на нем хоть и формально разделены! В плате этот компонент как разделитель цепи по приемникам, и в правилах надо указать как должны быть выровнены фрагменты топологии от источника до TieNEt, и далее к каждому приемнику.
В схеме все сделано как на рисунке, а на плете все равно ничего не разрешает
Цитата(Алексей Сабунин @ Sep 13 2011, 13:27)
Все проводники надо первоначально проименовать в схеме, ведь TieNet это все же компонент и цепи на нем хоть и формально разделены! В плате этот компонент как разделитель цепи по приемникам, и в правилах надо указать как должны быть выровнены фрагменты топологии от источника до TieNEt, и далее к каждому приемнику.
Тоже пробовал делать - ругается на к.з.
Помогло только то, что я дорожку к нему вёл с игнорированием правил.
Цитата(Master of Nature @ Sep 13 2011, 15:23)
Тоже пробовал делать - ругается на к.з.
Помогло только то, что я дорожку к нему вёл с игнорированием правил.
Помогло только то, что я дорожку к нему вёл с игнорированием правил.
Если элемент NetTie в виде точки, или отверстия, то подключаемые к нему цепи слишком близко подходят друг к другу, их надо исключить из проверки на КЗ и зазоры...
как вариант - можно в таком компоненте сделать планары на разных слоях и поставить ПО, но тогда надо будет разводить подходящие цепи в предварительно указанных слоях или менять по ходу пьесы...
Цитата(masha_belka @ Sep 13 2011, 10:50)
Для разводки DDR2, необходимо выравниване длины.
В дополнение...
1 Для выравнивания длин еще есть классы From-To
2/ Иногда удобней использовать PAD с одинаковым Jimp. Тогда появляется возможность считать суммарные длины по разные стороны согласующих резисторов или разделительных конденсаторов
3. NetTie тоже юзал для этого, но это закрывание недоделок алтиума
2/ Иногда удобней использовать PAD с одинаковым Jimp. Тогда появляется возможность считать суммарные длины по разные стороны согласующих резисторов или разделительных конденсаторов
3. NetTie тоже юзал для этого, но это закрывание недоделок алтиума
Цитата(Владимир @ Sep 15 2011, 12:02)
1 Для выравнивания длин еще есть классы From-To
2/ Иногда удобней использовать PAD с одинаковым Jimp. Тогда появляется возможность считать суммарные длины по разные стороны согласующих резисторов или разделительных конденсаторов
3. NetTie тоже юзал для этого, но это закрывание недоделок алтиума
2/ Иногда удобней использовать PAD с одинаковым Jimp. Тогда появляется возможность считать суммарные длины по разные стороны согласующих резисторов или разделительных конденсаторов
3. NetTie тоже юзал для этого, но это закрывание недоделок алтиума
Владимир, а можно по подробнее про пункт 1 и 2. Или подскажите где почитать про них.
1 пукт позволяет контролировать расстояние от одного PAD до другого. Если линия имеет отвода для подтягивающих резисторов и прочее. Эти Т-образные отводы не обязаны учитываться в общей длине
2 пункт- если назначить временно (вообще и постоянно, но тут осторожно) и справа и слева одинаковый NetLabel Цепь и справа и слева от согласующего резистора будет одна, и соответственно правило будет считать и выравнивать суммарную длину. Иногда полезно , если очень тесно.
2 пункт- если назначить временно (вообще и постоянно, но тут осторожно) и справа и слева одинаковый NetLabel Цепь и справа и слева от согласующего резистора будет одна, и соответственно правило будет считать и выравнивать суммарную длину. Иногда полезно , если очень тесно.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.