Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Как перевести на русский timing closure?
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Документация
abarsky111
Привет всем!
Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как?
Спасибо всем за отзывы!
FPGA
Цитата(abarsky111 @ Nov 3 2005, 20:01)
Привет всем!
Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как?
Спасибо всем за отзывы!
*

Переводится только в общем контексте. Как минимум, нужна полная фраза. Лучше - абзац. И обязательно надо знать, о какой области техники идет речь.
abarsky111
Цитата(FPGA @ Nov 3 2005, 20:44)
Цитата(abarsky111 @ Nov 3 2005, 20:01)
Привет всем!
Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как?
Спасибо всем за отзывы!
*

Переводится только в общем контексте. Как минимум, нужна полная фраза. Лучше - абзац. И обязательно надо знать, о какой области техники идет речь.
*



Речь идёт об устройствах FPGA, перевожу описание для начинающих с английского на русских. Остановился на "временном равновесии", другого ничего в голову не пришло.
Встречаются вот такие выражения:
The term timing closure refers to analyzing a design or architecture to detect and correct any problematic timing paths.
...
Not only does this stretch out the design and timing closure process, but it also...
...
...before you get to achieve timing closure on your design.

Насколько я понял из описания, этот процесс подразумевает манипулирование внутренностями устройства с тем чтобы оно (устройство FPGA) соответствовало заданным временным ограничениям?

Заранее спасибо всем за помощь!
Chupakabra
На пример, ограничение по быстродействию, накладываемое на будущее проектируемое устройство периодом (частотой) обрабатываемого сигнала. Т.е. сначала задаемся показателями качества, а потом проектируем smile.gif

Хотя, скорее всего имеется ввиду некая процедура, выявляющая и помогающая устранять узкие места "по быстродействию" в системе, или затрагивающая вопросы синхронизации.
FPGA
Цитата(abarsky111 @ Nov 3 2005, 22:27)
Остановился на "временном равновесии", другого ничего в голову не пришло.

*

Я бы сказал "временнОе соответствие" или "процесс обеспечения заданных временнЫх параметров", поскольку
Цитата(abarsky111 @ Nov 3 2005, 22:27)
...этот процесс подразумевает манипулирование внутренностями устройства с тем чтобы оно (устройство FPGA) соответствовало заданным временным ограничениям...
*

Вы абсолютно правильно это поняли. А вообще, хорошее дело затеяли. Удачи! smile.gif
FPGA
Цитата(Chupakabra @ Nov 4 2005, 00:10)
Хотя, скорее всего имеется ввиду некая процедура, выявляющая и помогающая устранять узкие места "по быстродействию" в системе, или затрагивающая вопросы синхронизации.
*

ИМХО, не совсем так, поскольку по большому счету это ИНТЕРАКТИВНЫЙ процесс по принципу "система + пользователь", а не "система ВМЕСТО пользователя".
abarsky111
Остановился на "временном соответсвии", большое спасибо всем участвующим в обсуждении.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.