Требуется помощь…
В тестовом проекте на Cyclone III EP3C120F780C7 применил DDR and DDR2 SDRAM High-Performance Controller MegaCore.
Используя Pin Planner, разместил все выводы в банках 1 и 2, а также определил им I/O Standard как 1.8-V HSTL Class I.
Analysis & Synthesis завершаются успешно, а вот Fitter выдает ошибки типа следующей:

Error: Pin mem_addr[0] is incompatible with I/O bank 1. It uses I/O standard 1.8-V HSTL Class I, which has VCCIO requirement of 1.8V. That requirement is incompatible with bank's VCCIO setting or other output or bidirectional pins in the bank using VCCIO 3.3V.

Вопрос такой:
Ясно, что вместо требуемого VCCIO 1.8V используется VCCIO 3.3V. Но как для любого из 8 банков задать свое индивидуальное напряжение, чтобы Fitter отработал нормально?
Вроде процедура назначения VCCIO должна быть простой, но по документации не находится…

у вас default voltage стоит в 3.3В, поэтому для всех пинов банка пропишите тип питания 1.8

Если это про Assignment -> Device -> Device and Pin Options -> Voltage -> Default I/O Standard , то там было 1.8 V.. Для всех задействованных пинов прописано SSTL-18...
То есть, как бы все нормально. Однако сообщение о несоответсвии выдается...
Где-то же должны устанавливаться пары Bank & VCCIO...

Нет ли случаем в банках 1 и 2 вашей ПЛИС выводов для прошивки? Скорее всего они по дефолту установлены в 3.3 V. Проверить это нужно в настройках Assignment -> Device -> Device and Pin Options -> Configuration.

Спасибо большое, warrior-2001, очень точное указание!
Так и вышло, после перехода на банк 7 и 8 все получилось. Теперь только ограничение по time limited осталось...

Вообще то есть желание поставить 3 контроллера DDR2, каждый из которых обслуживал бы блок 64М*32. Хорошо бы было, если бы получилось...

Пишите мне в PM.