Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: FT2232C(FIFO)+плис
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Shread
Когда-то в теме по JTAG интерфесу тут встречал слова о том, что в система устройство работает в bulk режиме, в результате низкий приоретет, в результате ломается TAP JTAG. Мне JTAG не нужнен, нужен просто удобный интерфейс для соединения с плис(CPLD), обладающий пусть большой, но не огромной латентностью.
Собственно вопрос: настолько ли велика латентность работы сего девайса, чтоб он не успевал передавать все полученые данные? Может ли получиться так что буфер будет заполнен, данные на вход даются, а уйти в порт пк не могут?
des00
Цитата(Shread @ Nov 6 2005, 11:32) *
Собственно вопрос: настолько ли велика латентность работы сего девайса, чтоб он не успевал передавать все полученые данные? Может ли получиться так что буфер будет заполнен, данные на вход даются, а уйти в порт пк не могут?


хммм а вы что нибудь про УСБ знаете, в частности особености построения этой шины ?
данные с микрухи не идут в комп, комп их забирает из микрухи. Жесткий мастер слейв.
Shread
Кое-что знаю, и это тоже. blush.gif
А если по сути вопроса, без придирки к словам?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.