Здравствуйте, уважаемые гуру.

Простейшая ситуация: есть NIOSII, есть регистры в собственной логике (Verilog).
Надо, чтобы регистры из Верилога были доступны в адресном пространстве NIOS.

В Xilinx это делается при помощи стандартного блока EPC.
Как делать в Altera?
Там есть контроллеры SRAM и SSRAM, но их времянки не слишком подходят.
Можно, конечно, написать свой компонент для SOPC, но неужели нет стандартного решения?

Всем заранее спасибо за ответы.

P.S. Quartus 9.1, т.е. Qsysов всяких нету.
Апгрейд на 10/11 просьба не предлагать.

простейший способ - добавить компонент PIO

ок, не буду

Я сделал один бридж для этих целей(строчек 20-30 кода). Тупо вывел на улицу Авалон ММ и настроил минимальные тайминги (1 такт на запись и 2 на чтение). И всю свою логику делаю под этот интерфейс.

Да какая то беда у всех с этими 10ми версиями: что у Altium, что у Альтеры - одни баги!

Ноги ручками дергать?

а в чем проблема? вы спрашивали про самый простой способ доступа к внешним регистрам. это он и есть, по сути - обертка к инструкциям stwio/ldwio. оверхеда никакого, только провода наружу

Хех.
Написано было Надо, чтобы регистры из Верилога были доступны в адресном пространстве NIOS..

Ваш способ этому не соответствует никак.
Кроме этого, он обладает еще 10000 разных недостатков, о которых все и так знают.

они будут доступны в адресном пространстве. другое дело, что если регистров много, то тащить кучу проводов банально неудобно. тогда лучше делать Avalon-MM Slave обертку к вашему модулю.

ну, вам виднее.
на случай недопонимания: под "вставить PIO" я имел в виду, что каждому вашему регистру будет соответствовать PIO-регистр (самого регистра может и не быть, тупо - провода наружу). никаких 10000 недостатков тут нет: запись/чтение быстрее некуда, оверхеда нет (или минимум)

Да, я понимал ситуацию несколько иначе...
Такой способ совсем не подходит.