Есть ли такая возможность :
Мне нужно найти места, где по-ошибке есть stacked(одно под другим) blind - burried vias.
Такие места бываю лишены всякого смысла, но они делают производство более дорогим. Так как заставляют производителя заполнять внутренние переходы и метализировать их.

Обычно подобные ошибки приходят уже после проверке на Frontline Genesys. Хотелось бы исправлять эти ошибки на этапе проектирования ПП.

Роман

Вообще-то такие места вообще не должны появлятся если все сконфигурировано правильно видео

Если же все таки сделали, то есть проверка DFF видео

Спасибо. Честно говоря, я сам не ожидал появления похожих ошибок. Но против факта трудно спорить. Плата была сделана и проверенна несколькими циклами производства. После создания панели из этой-же платы, я получил данное замечание.

Сейчас, так и не прояснив что произошло, готовлю похожую плату. Если это мои собственные ошибки, постараюсь их не допустить. Но если Ментор глючит, то среди 10,000 vias это будет трудно найти без проверки.
О результатах сообщу.
Ещё раз спасибо за помощь.

Роман