Здравствуйте,
кто делал реализацию AXI Master просветите каким путем шли. Есть ли готовые тест-бенчи для отладки??
В обозримом будущем надо будет делать Master под Spartan-6, пока довольствуюсь слейвом.
Из реализации мастеров пока нашел лишь простейший пример от Xilinx ( http://www.xilinx.com/support/answers/37425.htm ) и корку от opencores, еще в ней не разбирался.
Полная версия этой страницы: AXI4 Master
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Приветствую!
Я как раз этим сейчас и занимаюсь.
Для начала посмотрел что и как сделано на AXI в Coregene и EDK - там почти все корки на AXI открыты. В EDК есть заготовки корок для создания своей периферии с AXI шиной. У Хilinx есть корки BFM моделей Master/Slave шины (кодированные исходники verilog для моделирования в Modelsim) - можно в тестбенче рулить шиной, имитировать master/Slave/ram и мониторить что и как. Но реализация немного не полная - есть ряд ограничений (из за этого в приступе жгучего любопытства пришлось "уговорить" vlog показать что-же там внутри
). На сайте ARM есть модуль assertions на SV для AXI - можно подключить его к шине в тестбенче и верифицировать правильность реализации протокола.
В принципе все это я как раз сейчас и использую и вроде даже как-то все это работает
.
Тут недавно обнаружил что в ModelSim тоже есть мониторы различных шин в том числе и AXI (папка qvl_src) . Но попробовать вживую что там и как пока некогда было.
Успехов! Rob.
Я как раз этим сейчас и занимаюсь.
Для начала посмотрел что и как сделано на AXI в Coregene и EDK - там почти все корки на AXI открыты. В EDК есть заготовки корок для создания своей периферии с AXI шиной. У Хilinx есть корки BFM моделей Master/Slave шины (кодированные исходники verilog для моделирования в Modelsim) - можно в тестбенче рулить шиной, имитировать master/Slave/ram и мониторить что и как. Но реализация немного не полная - есть ряд ограничений (из за этого в приступе жгучего любопытства пришлось "уговорить" vlog показать что-же там внутри
). На сайте ARM есть модуль assertions на SV для AXI - можно подключить его к шине в тестбенче и верифицировать правильность реализации протокола. В принципе все это я как раз сейчас и использую и вроде даже как-то все это работает
.Тут недавно обнаружил что в ModelSim тоже есть мониторы различных шин в том числе и AXI (папка qvl_src) . Но попробовать вживую что там и как пока некогда было.
Успехов! Rob.
Добрый день!
в edk для упрощения отладки axi-совместимой периферии добавлены модели для симуляции:
AXI4 Lite Master BFM
AXI4 Lite Slave BFM
AXI4 Master BFM
AXI4 Slave BFM
AXI Bus Functional Model v1.9 http://www.xilinx.com/support/documentatio...001_axi_bfm.pdf
однако для их использования нужна лицензия, которая естественно платная, но может у кого-то есть ключи к ней ?
спасибо!
в edk для упрощения отладки axi-совместимой периферии добавлены модели для симуляции:
AXI4 Lite Master BFM
AXI4 Lite Slave BFM
AXI4 Master BFM
AXI4 Slave BFM
AXI Bus Functional Model v1.9 http://www.xilinx.com/support/documentatio...001_axi_bfm.pdf
однако для их использования нужна лицензия, которая естественно платная, но может у кого-то есть ключи к ней ?
спасибо!
Спасибо, Rob
доки на BFM изучаю, Xilinx как всегда радует своей настольной документацией.
Цитата
Для начала посмотрел что и как сделано на AXI в Coregene и EDK - там почти все корки на AXI открыты.
Ага, я таким же образом испек себе слейв на AXI, из корки axi_bram_cntrl.Цитата
В EDК есть заготовки корок для создания своей периферии с AXI шиной.
А где эти заготовки?Цитата
На сайте ARM есть модуль assertions на SV для AXI
Спасибо, покачал сей модуль на сайте ARM, и увидел там, что для верификации AXI они предлагают некий AXI Adaptive Verification IP (AVIP) http://infocenter.arm.com/help/topic/com.a...vip_r0p0_to.pdf Тоже некий пакет тестов для симуляции. Может кто знает где его можно раздобыть??доки на BFM изучаю, Xilinx как всегда радует своей настольной документацией.
не смотря на то, что в CoreGen значка лицензии напротив указанных корок нет,
при попытке симуляции в ISim вылазит следующее -
# run 1.00us
Simulator is doing circuit initialization process.
FATAL: AXI BFM license check failed, please contact Xilinx FAE to resolve the problem
The simulator has terminated in an unexpected manner. Please review the ISim log (isim.log) for details.
The simulation has terminated.
использование генератора на feature - axi_bfm пользы не принесло (
при попытке симуляции в ISim вылазит следующее -
# run 1.00us
Simulator is doing circuit initialization process.
FATAL: AXI BFM license check failed, please contact Xilinx FAE to resolve the problem
The simulator has terminated in an unexpected manner. Please review the ISim log (isim.log) for details.
The simulation has terminated.
использование генератора на feature - axi_bfm пользы не принесло (
Приветствую!
Жаждущие могут заглянуть в закрома/upload/FPGA/_IPcores_/ там лежат AXI BFM корки ot Xilinx так сказать в "обнаженном" виде
Успехов! Rob.
Жаждущие могут заглянуть в закрома/upload/FPGA/_IPcores_/ там лежат AXI BFM корки ot Xilinx так сказать в "обнаженном" виде
Успехов! Rob.
2 RobFPGA
спасибо
спасибо
Приветствую!
В EDK есть такой набор полуфабрикатов
axi_master_burst_v1_00_a -
axi_slave_burst_v1_00_a -
axi_master_lite_v2_00_a -
axi_lite_ipif_v1_01_a -
Можно попытается что нибудь приготовить.
Успехов! Rob.
В EDK есть такой набор полуфабрикатов
axi_master_burst_v1_00_a -
axi_slave_burst_v1_00_a -
axi_master_lite_v2_00_a -
axi_lite_ipif_v1_01_a -
Можно попытается что нибудь приготовить.
Успехов! Rob.
Так а AXI BFM лицензия есть у кого нибудь? Или никак?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.