Как на VHDL реализовать генератор сигналов заданной формы, к примеру, в виде трапеции?

VHDL понятия не имеет об аналоговых сигналах. И плисина, в которой это будет работать, тоже. Поэтому либо нужно снаружи ставить ЦАП и грузить в него цифровые значения формы нужного сигнала, взятые например из внешней флэшки, т.к. их вероятно будет много, если сигнал сложный. Либо делать однобитный ЦАП прямо в плисине и снаружи ставить фильтр (с буфером) для преобразования цифры в аналог. Трапеция - сигнал не сложный и можно сделать без внешней флэхи.

Спасибо, дальше сама буду мутить))