Вопрос к гуру по ПЛИСненским делам:

Создал в ISE проект некоторого периферийного модуля с шиной FSL, проверяю его работу без проца - просто залил проект в плисину. Использую внешний логический анализатор - всё работает именно так, как нужно. Но когда я добавляю свой блок с платформе с MicroBlaze, в работе модуля не всегда, но часто наблюдаются глюки типа: какой-либо сигнал, выходящий наружу, не работает, читаются неправильные значения из внутренних переменных... и т.д. При компиляции нет ни варнингов, ни ерорров указывающих на мой блок.

Очень прошу помочь тех, кто знает решение этой проблемы. Заранее СПАСИБО!

Похоже на нарушение констрейнов, я тоже похожую картину Репина у себя недавно наблюдал. Какие Вы констрейны задавали для системы и для глобального клока(ов) в частности? И успешно ли они выполнились?

Ну вот.. а я даже не знаю что такое констрейны, если не сложно, поясните пожалуйста

Ах, какой конфуз. Я поражен до глубины плисоводческой души! (Шутка, не воспринимайте всерьез )

Вам нужен Xilinx Constraints Guide http://www.xilinx.com/support/documentatio...inx13_2/cgd.pdf (для ISE 13,2). Там все толково написано. Хотя бы глава 3 Xilinx Constraint Strategies.

Если кратко, то Вы должны, как минимум, задать для ISE требования по частоте всех входных тактовых сигналов, которые используются в Вашем проекте, а также для других сигналов, если в этом есть необходимость.

Делается это в файле с расширением UCF. Там же задаются расположение пинов ПЛИС и соответствие между сигналами и пинами. И если Вы пишите, что Ваш модуль иногда не выдает сигналы наружу, возможно Вы не задали такового соответствия. С другой стороны раз Ваш проект все-таки иногда работает, значит таковой файл имеется и подключен к проекту, вот в нем и надо сочинять.

Спасибо! Я пользовался файлом UCF только для назначения выводов, т.к. больше про него ни чего не знал. Буду разбираться! Ещё раз спасибо!