Люди, помогите, заколебался уже. Ранее никогда с LVDS не работал. Принесли отладку с Stratix IVGX, там управляемый генератор с LVDS-выходом. Перечитал уже, наверное, весь сайт Alterы. Мне нужно просто втащить эту частоту в камень как тактовую. Нет у меня никаких данных, не нужен мне ALTLVDS. Пытался даже на ALTPLL, но она не понимает разностных входов. Короче, два дня уже угробил! Помогите убогому

В проекте он как одиночный на ту же pll
Задаете его в пин планере на специализированный вход (p) как lvds.
Если кристалл этот пин как lvds поддерживает, пин планер сам вставит пин, на который должен приходить (n) генератора

Не, это все сделано. Вопрос в том, как его в схему (главный файл проекта - графический .bdf, ну привык я так). Подключаю его к функции ALTIOBUF, устанвливаю diff mode, он говорит типа хочу обычные выводы, не разностные. Использую примитив alt_io_buf, тот же эффект. Примитив alt_io_buf_diff не поддерживается для stratix'а IV. Короче, вроде совсем простая задачу, а нигде ответа найти не могу.

Да не нужно там никаких функций, обычный In, а затем все что сказано выше.

прогоняете проект при входном тактовом (например input f_40 по умолчанию что в квартусе стоит).
он в пин планере появится. Присвоите ему пин (p) и статус lvds. Все.
И снова прогоните.

Здравствуйте, ув. форумчане!
Подскажите, пжлст, как из LVDS-сигнала вытащить опорную частоту малой кровью?
Находил в форуме, что можно отдельную микруху ставить, которая будет выделять clock. Видел давно, сейчас не помню, что и куда...
Хотел обсудить возможность реализовать это внутри ПЛИС. Если у кого-нить есть догадки или может даже реализация, буду признателен.

Есть идея, поставить фильтр низких частот и усилитель снаружи... Но внутри никак????