Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Синтез проекта в Cadence RTL Compiler
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
YuAV
В процессе синтеза проекта в Cadence RTL Compiler выдаётся ошибка с кодом CDFG-321. Кто знает, что это за код ошибки? Что он означает?
Poluektovich
Попробуйте вывысти иформацию об ошибке с помощью команды:
get_attribute help [find / -message CDFG-321]
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.