Разрабатывал девайсы на altera c 1997г по 2006. Потом перешел на xilinx ( spartan-6, virtex-5 ) 2006 - 2011 . Сейчас, в связи с переменой места работы , вынужден проектировать для altera ( циклон-3 ). После проектирования для xilinx , применение altera ( и их софта, и их девайсов ) вызывает у меня постоянный рвотный рефлекс .
Кто был вынужден перейти с xilinx на altera - выскажете плз. свое мнение и отношение в части сравнения софта и чипов обеих фирм.

Созвучно по теме с точностью до наоборот

http://electronix.ru/forum/index.php?showt...вые+впечатления

Недавно по схожему сценарию перешел с Xilinx на Altera.

Могу сказать, что багов полно и там и там.
Главное - знать, где они есть, и умело обходить.

Собственно, лично для меня основное конкурентное преимущество для одной из фирму будет (если вдруг) не если они выпустят самую быструю микросхему, а если
они сделают среду, которая не глючит, с моделями для симуляции, которые симулируются, причем правильно, и напишут документацию такую, которая будет соответствовать реальности.
К сожалению, сейчас обе фирмы пустились в какую-то непонятную гонку по выпуску новых версий ПО, в каждой новой из которых не всегда исправляются старые глюки, но очень часто появляются новые, причем часто в самых неожиданных местах.

Отдельно скажу, что форумы у Xilinx лучше - тем, что туда ходят граждане от Xilinx, которые реально отвечают на вопросы и помогают.
alteraforum - это что-то такое, где одни вопрошающие должны помогать другим вопрошающим.

ТАкое же впечатление от Альтеры после Зайлинкса и проектирования АЗИКов. Поначалу вообше было ужасно сейчас немного свыкся.
И речь не идет о багах даже а о том как организован интерфейс

Мое мнение, это всё дело привычки. Везде есть плюсы, везде есть минусы, если бы где-то не было минусов все бы работали в той среде=) А переходить с одного на другое всегда тяжело, что альтера, что ксилинксы решают свои задачи, а то как человек с ними работает это его навыки.
А если вам всё же волей, не волей пришлось переходить, то смотрите на это как на возможность освоить новые вершины, доказать себе, что никакой интерфейс не остановит матерого разработчика =) Тут больше психологический момент, чем технический, меньше негативных эмоций и переход пройдет значительно приятней.
Удачи в ваших начинаниях.

Софт у них у всех своеобразный.
Стоит радоваться что не от ATMEL. Вот там точно засада.
Сейчас сижу на Xilinx и возвращаться на Altera не собираюсь.

Verilog файлы создаю в NotePad++ или генерю из Perl или Python.
Для симуляции, просмотра RTL и физ ISE не использую.
Стараюсь не создавать и не использовать UCF файл.
ISE использую только для получения файла прошивки ПЛИС.
Так что его кривизна и вылеты ISE не сильно напрягают.
Аналогично можно и с Altera. И не портить себе нервы.

В чем вы проводите симуляцию? Используйте платные средства или бесплатные?

Хочу сделать проект на Xilinx, но меня огорчил тот факт, что инструмент вроде signaltap от Altera в ISE Web отсутствует.

А сколько сейчас стоит лицензия на данные виды софта(можно в личку)? Чтоб всякие Nios, MicroBlaze, и прочие вкусные IP корки были доступны? Вот покупаю я лицензию, ну т.е. фирма, она как, "навсегда"? Или же каждый год какие то отчисления нужно делать, чтоб можно было обновляться?
На данный момент сижу на Альтере, но очень Xilinx попробовать хочется. Мне кажется у последних более гибкая продуктовая линейка.

www.altera.ru все написано, сколько и за что вы платите деньги. у альтеры, не дорого.

ЗЫ. а мне без разницы под какие чипы писать, заточить любой проект под целевую ПЛИС дело мозгов и времени. По уровню user friendly и интеграции в пределах IDE, квартус(а особенно signal tap) ИМХО на голову выше решения от xilinx.

Инструмент есть - называется chipscope, только в бесплатной версии ISE возможно он не поддерживается.

Цены на ISE в районе 4000-5000$ в зависимости от комплектации.
В продвинутые версии входят поддержка "Microblaze" и "Matlab System Generator for DSP".
Все IP ядра из корегена, симулятор ISIM, chipscope доступны уже в базовой версии.

В бесплатной версии Квартуса тоже не без ограничений.
Поливать грязью ту или иную среду разработки - удел дилетантов.

хмм, что-то не гуманно как то. если мне память не изменяет, квартус стоит порядка 1000$ ниос 500$.

Самый простой NIOS вообще бесплатный

Это лицензия уже с корками? Например, меня PCI compiler интересует.

Сейчас уже не помню точно, какие корки идут в комплекте. У альтеры проходят регулярные акции, в частности в прошлом году, при покупке лицензии на квартус, с ним шли различные контроллеры памяти + еще кучка корок. Лучше всего написать российскому представителю, они вам цены выставят. Вот кстати у них акция проходит, скидка 50% на софт


ну это недавно стало но вообще, насколько я знаю, там же не только корка покупается, но и саппорт. Думаю что 500 баков в год, оно того стоит %)

Когда я в последний раз узнавал, PCI Compiler стоил порядка 5000.

А как же?

Я лучше на "мостах" посижу.

Всегда можно скачать из интернета или написать самому .

Ну где же грязь, позвольте.

Я только лишь посетовал на то, что чипскоп в бесплатной версии ISE не доступен, а важность подобного инструмента трудно переоценить. Ограничения же бесплатного квартуса кажутся вполне обоснованными.

У нас разработчики осмеливаются делать суждения совершенно исключая цену из сравнения, ибо не считают зазорным использовать ворованный софт. Вот где дилетантизм, ИМХО.

А можно узнать какие преимущества СигналТапа по сравнению с ЧипСкопом Вы видите?

главное его преимущество это простота использования, сигнал тап осваивается минут за 10-15. Не надо ничего ставить, разбираться как это прикручивается к проекту, как и куда назначить сигналы. Достаточно его просто включить. Когда работал с xilinx (до8ки включительно) чип скоп была полная Ж, то графика у него сыпаться начнет, то он не видит ICON (вроде так называется) контроллер, то он ставиться нормально не хочет и т.д.

И как правильно тут заметили, отстутствие его в WebPack большой минус. В ква веб едишене, достаточно просто включить BackTalk и получить полнофункциональный SignalTap.

ЗЫ. Замечание про качество софта от Xilinx версии 13.3. Тут кручу один проектик, может так звезды совпали, может руки у меня не оттуда растут, может еще что, но я был в шоке, когда на дефолтных настройках if pipa(63 downto 0) = 0 синтезировалось XST не через широкий or, а через вычитатель. Минут 5 парил в прострации, в чью светлую голову пришла идея сделать так

Работал с Чипскопом начиная с 9-ки.
Нормально всё, вполне рабочая прога.

Другое дело, что я с ним работал как с ядром, подключая его в проект и в верилоге подключая все сигналы. Подключать из визарда показалось неудобным.

В альтере подключаю из визарда - претензий нет.

Всё это - дело освоения...

Методом тыка и мата, в свое время пришел к этому же. Вот это и есть через Ж... Это средство отладки и когда средство отладки, требует модификации исходников и оставления там закладок, вырезаемых макросами/параметрами, это .......

Я имел ввиду самый первый пост. (Облил и удалился). Ибо если "ты не уважаешь чужой труд, кто же будет уважать твой"?
Если Вы приняли это на свой счет, приношу извинения.
Как было уже сказано, не важно, на чем работать.

По наблюдениям, использование синтезаторов сторонних производителей может уменьшить занимаемый объем процентов на 20 и заметно поднять быстродействие.
Впрочем, нельзя исключать, что с Альтерой будет то же самое - не пробовал.

Не понял о чём Вы,ни разу не приходилось модифицировать исходники под Чипскоп. По поводу сигналтапа согласен,но меня всегда раздражала его одномерная масштабируемость отображаемых данных в графическом режиме. Чипскоп тут на высоте.

мой опыт показывает что это так для большинства случаев работы с XST, но не так для квартуса. При этом не забывайте, что Symplify/пресижен тоже стоит денег. Это у нас в россии он условно бесплатный.


хмм, вроде по контексту ясно о чем мы. Скажу подробнее.
Можно использовать чипскоп либо подключая его в сорцах, либо по нетлисту. Т.к. чипскоп это отдельный софт то использовать его по нетлисту не сильно удобно, т.к. имена при синтезе перебиваются, либо их надо лочить. Остается вариант в сорцах, как писал уважаемый Koluchiy

Причем этот вариант работает намного стабильнее чем вариант с нетлистом (сужу по своему опыту до 8ой версии, щас может исправили). А вот тут и получается что начинается чехарда с сорцами, т.к. может потребоваться отлаживать разные модули, а JTAG один и понеслась.

Насчет одномерной масштабирумости не понял что вы имели в виду. Сигнал тап, разве что созвездие, глазковую диаграмму и FFT не строит.

ЗЫ. при этом используя smart compilation, rapid recompile, incremental compilation и хорошую интергацию с просмотрщиками нетлистов сигнал тап можно подключить к уже скомпилированному дизайну, без глобальной переразводки проекта.

К слову сказать, мы с коллегой для своих нужд написали подобие сигналтэп для асекса, т. к. это семейство сигналтэпом не поддерживается. Работает, правда, через последовательный порт, но открывается квартусом.
Коллега написал часть, работающую на ПК. Я модуль на верилоге.

В крайнем случае при неимении платного ISE и нежелании его ломать, можно использовать такой подход. Но это, конечно, костыли.

Я имел ввиду масштабирование только по оси Х и отсутствие масштабирования по оси Y. Поправьте меня если я что-то пропустил.

вы имеете в виду как в симуляторах при выводе сигнала в аналоговой форме? такого, насколько я знаю в сигнал тапе нет и мне сложно представить область, когда необходимо смотреть такие вещи именно логическим анализатором. Хоть и работаю в дсп, мне не пригодилось ни разу такое. Для обработки данных мне проще подцепить FTDI ку и скормить нужные данные в самописный анализатор, который строит то, что мне надо.

можно при выводе задать тип - signed(unsigned) bar/line chart и тогда(скажем синус с nco) будет похож на аналоговый сигнал

"altera и xilinx, ваше мнение об altera и xilinx"

а как по части документации, что они написали для нас, осваивающих их продукцию? Какие будут отзывы? Кто из них более понятен и точен?


И еще. Заметил, что на Xilinx разработчиками как-то больше плат выпускается чем у Altera, или это не так?

это то понятно, _Anatoliy про другое спрашивал %)

Конечно можно и так,сам для захвата очень длинных кусков использую интерфейс ASI.Но мне вот пришлось искать глюк в IP корке на фирменной покупной плате (туда не очень подцепишь), обошёлся без внешнего анализатора,только чипскопом.

Оба непонятны и неточны .
У Xilinx видел даташит на довольно старое ядро, но для довольно новой версии софта. Там были целые страницы пустых!:) таблиц .

У Altera работаю с одним ядром, которое работает гораздо ближе к здравому смыслу (что хорошо, кстати), чем к даташиту.

Просветите плз., чем сигнал-тап лучше чипоскопа ? А по поводу головы скажу так - имея сетлую голову, можно и каменным топором строить звездолеты - "дело мозгов и времени".

Это продукты разных фирм: первый Altera, второй -- Xilinx. Соответственно, применяются только со "своими" микросхемами.

После Альтеры поначалу очень не понравилась у Xilinx компоновка литературы. Потом привык. А по поводу "понятен и точен" - на мой взгляд примерно одинаково.


Как я понимаю здесь речь идёт о плюсах и минусах этих продуктов,а не о применении их к одному вендору.

Да, есть у них такая слабость.

А как по поводу ядер, точнее софт-процессоров, как сравнить и сопоставить их возможности, удобство программирования, периферию и прочее?

И еще, есть такое: крек на ПО. У кого с этим проще? А как по этой части для остальных фирм FPGA?

А что тут сравнивать то? пока хилые не поняли что OPB и PLB в плисовых делах не конкурент crossbarr свичу и не ушли на AXI, они ИМХО были не сравнимы. Ну и опять же : стоимость лицензий на ниос, интегрируемость в IDE и т.д. у альтеры эти моменты проработаны лучше

особенно если учесть что это делают подрядчики, которых не сильно проверяют

Обсуждение этого ведем в отдельном подфоруме. Здесь обсуждаем плюсы и минусы софта и политику его производителей, используемую для продвижения софта.
Уважаемый x736C по этому поводу хорошо выразился

Согласен, здесь не обсуждаем, хотя под-тема острая...

Если можно, слегка бы раскрыть сокращения, и чуточку конкретизировать мысль...

Значит, мой переход пятилетней давности с Xilinx на Альтеру оправдан, хотя бы из-за Ниоса? Однако подметил в интернете, что выдают "на гора" разных плат все же больше на Xilinx, почему?

Если мне память не изменяет, изначально Microblaze базировался на не самой быстрой OPB шине (FSL линки для общности рассмотрения предлагаю опустить), интерконнект которой шел по shared bus архитектуре, со всеми вытекающими последствиями, затем они перешли на PLB с теми же характеристиками. И только недавно перешли на намного более быструю AMBA AXI, интерконнект которой строиться на основе crossbar switch (хотя AXI поддерживает и shared bus).
NIOSII/Avalon Switch Fabric изначально шел с архитектурой с crossbar switch, с шиной поддерживающией потоковые операции (Avalon MM/Avalon ST). С учетом ИМХО более хорошо реализованного интерконнекта плис Altera (фанаут ~2500 не глобальных сигналов, не проблема на тактовых частотах до 200МГц на сыклон 3). Это давало заметные преимущества SoC на NIOS. Ну и 500 долларов за годовую подписку на ниос, это мелочи

тут мне нечего сказать

Мне рассказывали о том, что когда JTAG занят одним, то он не может быть занят другим, но как-то я всё время одновременно юзал Chipscope и отладку Microblaze, и проблем не было.
Точнее, так: проблемы были в S3, но там такой JTAG. В V5 и S6 всё нормально, там JTAG продвинутее.

пока тему не закрыли

мне кажется, что у Ксайлинса более "тяжелый" подход
ну например :
CoreConnect и Avalon
Tornado и uCOS
в ксайлинских корках есть DP FPU для PPC/blaze, ну и вообще есть float математика, у Альтеры я как-то не помню такого...
и т.д.

то есть как бы разные весовые категории в софте (даже если предположить, что по характеристикам ПЛИС у них с Альтерой паритет, с чем я не согласен )

я не считаю, что переусложнение это хорошо, но есть задачи, для которых может быть нужно что-то посолиднее Avalon-а и uCOS

но зато кривая обучения и вхождения в проект у Альтеры более пологая, что многим нравится...

-----------

кстати кроме Альтеры / Ксила есть еще Актел и Латтис, от чего плеваться можно гораздо сильнее чем в переключении ксайлинс<->альтера
Reveal (это латтисовский аналог чип-скопа и сигнал-тапа) сильно прост
а у Актела нету аналога вообще, только самописный пользовать (у Гейслера например можно взять)

==================

то есть я Альтеру беру для каких-то быстрых проектов, лучше всего на демо-плате. показать какую-то простую идею
ну и у меня как-то с сигнал-интегрити для альтеровских плис не сложилось - глючат заразы

==================

upd: по поводу Ксайлинса - если что-то серьезное синтезировать, то придется покупать симплифай или пресижен, что по честному (для pro) тыщь 30 американских а сейчас, когда оно синопсисом стало даже не знаю)
а квартус вобщем-то это имеет даже в веб-паке...
то есть опять же подтверждение - для более "тонких" задач Альтера лучше

глянул в открытый 9.1 всякой плавучки в мегавизарде море %)

вы гуру, вам виднее, но вот тут давеча взял кое-что опенсорсное покрутить. был в шоке, когда один и тот же проект, в лоб, дал на спартане3 65 МГц, после танцев с бубном 160 (всего 2 территориальных слоя логики ((LUT + MUX5 + MUX6) + LUT), но большие фанауты). Тогда как на 3 ем сыклоне, в лоб собрался на 150, а после бубнов 250 не напрягаясь дал. Выводы делать не буду.

Скоро будет проект на виртексе 6, посмотрим как демодуляторы на него ложатся.

ЗЫ. для спартана 3 использовался исе 13.2/13.3. и там реально ничего не было от синтезатора, просто люты, муксы и регистры %)

У Xilinx есть класс устройств -1L из шестого Спартана с небольшим потреблением для устройств на батарейном питании. У Альтеры сходу аналога не нашел. Если кто знает, пожалуйста, подскажите.

P. S. Nano от Actel прошу не предлагать.

Всегда интересовало, что такое это Cерьёзное, которое собирается сторонними синтезаторами лучше, чем xst.
Речь идёт про IP сторонних же разработчиков?

XST поддерживает SystemVerilog?

Нет, наверное. Не знаю. Можно сделать вывод, что серьёзное пишут на SystemVerilog...