Добрый день
Выбрал для реализации EndPoint PCIe Cyclone IV GX. Опыта маловато в этом деле (до этого реализовывал на CPLD PCI протокол - там все проще PCIclk на клоковый вход и вперед...).

1) Насколько в целом удачный выбор?
2) На какие клоковые входы Циклона заводить Refclk 100MHz?
3) Откуда брать 2.5 Ггц для работы основной логики циклона при обработке сигналов PCIe?
4) Возможно у кого-нибудь есть схемы - куда и что заводить на Циклон для реализации PCIe?

Спасибо за разъяснения и ссылки.

1) в целом номаный выбор %).
2) смотрите ug_pci_express.pdf
3) Ниоткуда, в Cyclone IV GX есть hardip, но возможно и софт реализация PCIe, на выходе корки получите либо avalon MM, либо avalon st, либо вообще TLP, работающие на частотах 125 MHz и менее.
4) у альтеры думаю есть в качестве реф дизайна.

на это стоит обратить внимание
1) если генерить hard Ip core, то внимательно подключите Lane 0. см hand book Cyclone 4.
2) перед тем как разводить pcb, скомпилируйте, убедитесь что всё фитится.
3) в качестве реф клока нужен исключительно клоковый дифф вход(Refclk0/Refclk1/Refclk2) НО! см п4.
4) попали на такое вот - ква 11.1 отказался подключать в качестве клока пины Refclk0(кора была сгенерена Qsys), когда кору сгенерили мегакор визардом ква слопал(пока эта инфа не проверена мной лично, это со слов феи (FAE) ).

А какая у него аргументация у него была? Что ему не понравилось?

как-то вот так бредово - "не могу подключить плл5 к этой ноге(refclk0) потому что нога не того типу. "

В хандбуке нарисовано, какие клоковые ноги на какие PLL/MPLL попадут. Распишите на бумажке свою ситуацию и соберите проект. У меня задействованы (все пустышки) 8 GX блоков и после фиттера поглядел в чиппланер - все получилось так, как написано в хандбуке.

хендбук был изучен на эту тему в самом начале, возможные проблемы с hard pcie не описаны как и ограничения - типа "реф клок только сюда".
офиц. ответ альтеры - "для данного чипа нужно реф клок подавть на refclk2"
ответ просто зашибись, потому что ква не против подключить refclk0 к сгенереной мегавизардом корки. и против того что нагенерил Qsys.
пмсм. косяк в Qsys генераторе корки.

А в еррате то не было описано? Или теперь уже будет

И вот наконец возникла такая проблема

Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be

Корку генерил в визарде. Что не так?