Коллеги,подскажите будет ли устойчиво работать такая схема : VCXO(27mhz) - ADF4360-9(108mhz) - клок АЦП - выход DCO АЦП - FPGA - Digital PLL - вход управления VCXO? Нигде не могу найти VCXO на 108МГц,думаю как выкрутиться.

Функционально - сделать можно. Но если не учитывать множество специфических моментов - фазовые шумы будут большими. В оценке применимости данного решения надо исходить из требуемого SNR на частоте входного сигнала.

_Anatoliy
Могу высказать осторожное дилетантское мнение, что если полоса (и быстродействие) аналовой ФАПЧ будет много больше, чем цифровой ФАПЧ (например, в 100 раз), и не допущено никаких косяков с расчетом петлевых фильтров, то будет работать.

Напрямую работать такая схема не будет, в ней нет источника опорной частоты. Если добавить опорник, например на 10МГц, то выполнить можно. Но опять же, фазовые шумы и дискретные помехи, возникающие из-за наличия в петле схемы, реализованной в ПЛИС, могут угробить SNR и SFDR АЦП. Даи микросхемы семейства ADF тоже внесут шум. Задачу надо ставить с требованиями по шумам на выходе АЦП, иначе - никак.

Спасибо.
Опора есть,в FPGA DPLL как раз и синхронизирует VCXO с опорой.Тёмной лошадкой оказываются два последовательно включённых ГУНа (в VCXO и ADF4360).Схема замещения ГУН - интегратор,два интегратора дадут сдвиг фазы 180 градусов, такие схемы без дополнительной коррекции как правило неустойчивы.Т.е. непонятно как считать фильтр внешнего контура ФАПЧ для устойчивой работы.



В том то и вопрос,с этими фильтрами. Если внутренняя петля ФАПЧ банальна и не вызывает вопросов,то с внешней петлёй полная непонятка.

Анатолий, заработало? )

Да,прекрасно давно всё работает,даже фильтр для внешней петли не пришлось менять.Только вместо ADF4360 применил внутренний ФАПЧ FPGA.