Вот развёл схему, проверил все ограничения (Constraints) - всё нормально, хотелось бы как в P-CAD'е убедится, что схема по подключениям соответствует NetList'у.
Попробовал, дорожки (Ratsnests) удалить нельзя. Может и проверка тогда не требуется? Если есть опыт, подскажите пож.

Сделайте Import Logic в РСВ и посмотрите файл ECO.txt. Если все синхронизировано, то изменений внесено не будет.
Еще в том же окошке с импортом есть кнопочка Design Compare:
PCB Compare - Press this button to start up the PCBCompare tool. PCB Compare displays the schematic file (XML) on the left and the XML file of the board on the right of the main window.

Uree, благодарю ))

в orcad 15,7 в гербер тулсах получал netlist и сравнивал его с netlist который передавал в лайоут. Чел хороший мануал выкладывал по работе с OrCadом