В будущей разработке планирую использовать DDR3 вместе с Kintex-7.
Частота работы DDR3 800МГц (1600Mb/s).
Соответственно будет использоваться IP DDR3 SDRAM memory interface core.
Возник вопрос по рабочим частотам для этой core.
Читаю:
7 Series FPGAs
Memory Interface
Solutions
User Guide
(UG586)
раздел Clocking Architecture (стр. 67)
Так понимаю, что для работы необходимо 2 частоты: CLKREF и SYSCK.
CLKREF должна быть 200 МГц.
А вот каково значение SYSCK для моих требований? Правильно ли я понимаю, что в моём случае она будет 400МГц (значение умножителя M=8 и делителя D=2 для PLL)?
Полная версия этой страницы: DDR3 и Kintex-7
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
SYSCK это скорее всего частота обмена Вашей логики с ядром (т.е. частота которую Вы можете использовать в своем проекте). Она может выбираться исходя из Ваших требований.
Цитата(lehho @ Jan 4 2012, 21:58) 
В будущей разработке планирую использовать DDR3 вместе с Kintex-7.
Частота работы DDR3 800МГц (1600Mb/s).
Соответственно будет использоваться IP DDR3 SDRAM memory interface core.
Возник вопрос по рабочим частотам для этой core.
Читаю:
7 Series FPGAs
Memory Interface
Solutions
User Guide
(UG586)
раздел Clocking Architecture (стр. 67)
Так понимаю, что для работы необходимо 2 частоты: CLKREF и SYSCK.
CLKREF должна быть 200 МГц.
А вот каково значение SYSCK для моих требований? Правильно ли я понимаю, что в моём случае она будет 400МГц (значение умножителя M=8 и делителя D=2 для PLL)?
Частота работы DDR3 800МГц (1600Mb/s).
Соответственно будет использоваться IP DDR3 SDRAM memory interface core.
Возник вопрос по рабочим частотам для этой core.
Читаю:
7 Series FPGAs
Memory Interface
Solutions
User Guide
(UG586)
раздел Clocking Architecture (стр. 67)
Так понимаю, что для работы необходимо 2 частоты: CLKREF и SYSCK.
CLKREF должна быть 200 МГц.
А вот каково значение SYSCK для моих требований? Правильно ли я понимаю, что в моём случае она будет 400МГц (значение умножителя M=8 и делителя D=2 для PLL)?
Немного не в тему - а возможность купить 7 серию уже есть?
Цитата(AlphaMil @ Jan 7 2012, 13:53)
SYSCK это скорее всего частота обмена Вашей логики с ядром (т.е. частота которую Вы можете использовать в своем проекте). Она может выбираться исходя из Ваших требований.
В том числе он может и должен использоваться для внутренней логики FPGA. Но всё-таки он основной для работы core. Может быть из него и sysref сформировать, а не ставить два генератора.
Цитата
Немного не в тему - а возможность купить 7 серию уже есть?
В inline можно Kintex заказать, да и digi-key Kintex есть. Остальные серии вроде ещё не доступны.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.