Здравствуйте.

Подскажите где еще искать причину неисправности при загрузке ПЛИС. На рисунке изобразил схему соединений для ПЛИС, МК, флешки. Должно работать так: МК анализирует сигнал Done c ПЛИС, если он "0" выдает сигнал загрузки Program (нулевой импульс). Схема зависает на процессе: Done всегда ноль, Program - меандр. Проверил: входную частоту для ПЛИС, питание ПЛИС, питание флешки, сигнал CCLK флеш все есть, на Dout флешки наблюдаю постоянный поток импульсов-данных, переменный сигнал на OE/RES. Все прозвонил и просмотрел под микроскопом, должно работать.

Заранее благодарю за советы.

а Вы уверены за подтяжку на 5В, может достаточно к 3,3В ?

Не уверен, по datasheet подтяжка нужна только на Reset.

Да, пару раз наблюдал эффект: ПЛИС загружалась когда щупом касался контакта Program. Его обследовал - никаких дефектов. Сейчас больше так не получается.

Не уверен, по datasheet подтяжка нужна только на Reset.

Virtex DC Characteristics
Absolute Maximum Ratings

Recommended Operating Conditions

Добрый день.
Уточните, если не трудно, какой вы задаете режим для загрузки конфигурации?
А именно, как у вас заданы входы М0, М1, М2?
Если задан режим Master Serial Mode Configuration (М0=0, М1=0, М2=0), то схема включения флэш и фпга
должна соответствовать рис.2-3 на стр.41 файла Virtex-5 FPGA Configuration Guide (UG191.pdf).
При этом импульс на PROGRAM_B достаточно подать один раз, а сигнал DONE отслеживать для обнаружения его перехода в 1, что соответствует окончанию загрузки (времянка на рис.2-2 там же).
Удачи.

Поясните Вашу фразу - "Схема зависает на процессе: Done всегда ноль, Program - меандр."
Судя по приведенной картинке действительно меандр.
Вопрос - зачем меандр подаете?

Режим : Master-Serial Mode.
Входы М0, М1, М2 подтянуты к земле.
Не понятно какой вариант подключения мне применить в Virtex-5 FPGA Configuration Guide, UG191.pdf (второй на рисунке) или тот который в XC18V00 Series In-System-Programmable Configuration PROMs (первый на рисунке)
Загрузкой ПЛИС управляет микроконтроллер, пока он видит Done = 0 (ПЛИС не загружена), он посылает по Program меандр таким образом постоянно инициализируя загрузку ПЛИС. Вопрос: почему на Done не появляется единица?
В принципе предполагаю что проблема не в подключении ( другая плата с подобной схемой включением работает нормально), наверное скрытый производственный дефект. Всем спасибо кто откликнулся.

Последовательные режимы конфигурации
Существует два вида последовательного режима конфигурирования:
• Ведущий последовательный, при котором загрузкой управляет микросхема FPGA и её контакт CCLK является выходом, то есть источником синхросигнала для внешней памяти, где
хранится конфигурационный файл
• Подчиненный последовательный, при котором загрузкой управляет внешнее устройство (Микропроцессор, CPLD, другая FPGA и т.д.). Контакт CCLK при этом является входом.
В обоих случаях за один такт CCLK загружается 1 бит конфигурационных данных. Первым загружается старший бит конфигурационного байта данных.

Table 1: Special Purpose Pins
Initiates a configuration sequence when asserted Low.

К специальным контактам конфигурирования относятся следующие:
• контакты режима конфигурирования (М2, М1, М0);
• контакт синхронизации процесса конфигурирования (CCLK);
• контакт PROGRAM;
• контакт DONE;
• контакты периферийного сканирования (TDI, TDO, TMS, TCK).

Здравствуйте.

Загрузкой ПЛИС управляет микроконтроллер...

Последовательные режимы конфигурации
Существует два вида последовательного режима конфигурирования:
• Ведущий последовательный, при котором загрузкой управляет микросхема FPGA и её контакт CCLK является выходом, то есть источником синхросигнала для внешней памяти, где
хранится конфигурационный файл
• Подчиненный последовательный, при котором загрузкой управляет внешнее устройство (Микропроцессор, CPLD, другая FPGA и т.д.). Контакт CCLK при этом является входом.
В обоих случаях за один такт CCLK загружается 1 бит конфигурационных данных. Первым загружается старший бит конфигурационного байта данных

Подача меандра на PROGRAM это что-то новое... В даташите написано иное про PROGRAM

На мой взгляд (как я его понимаю) процесс/последовательность конфигурирования идет следующим образом (см вложение), у Вас иначе - управляется ж микропроцессором ... Опишите его... Для сведения для реконфигурирования нужно подать логический ‘0’ на контакт PROGRAM на время не меньшее 300 нс.

Покажите, где сказано, что можно/нужно подавать подтяжку от 5В?

Процесс конфигурирования очень прост.

Линию порта nCONFIG опускаем в "0", ждем когда nSTATUS опустится в "0". Затем поднимаем nCONFIG и ждем пока nSTATUS не станет "1". После этого вся внутренняя конфигурационная память FPGA полностью сбросилась и FPGA перешла в режим конфигурирования.

Затем на линию DATA синхронно с клоком DCLK выставляются побитно данные. Младший бит идет первым. Загрузка данных продолжается до тех пор пока CONF_DONE не станет "1". С этого момента конфигурация ПЛИС завершена, загрузку прошивки можно прекратить.

Линия INIT_DONE показывает когда закончена инициализация ПЛИС загруженной программой прошивки. Этот порт опционален. Можно не использовать, если знание готовности работы ПЛИС не критично.