Здравствуйте!
При приеме данных через DDR регистры Спартана 6 столкнулись со следующей проблемой: данные на фронте принимаются корректно, а на спаде всегда выдается 0. Даже если на входных линиях гарантированно единички. При этом тактовая для DDR регистров не постоянная - есть только тогда, когда осуществляется передача данных.
Может, кто сталкивался с такой проблемой? Это кривые руки или IDDR'ы не дружат с отключающейся тактовой?
Полная версия этой страницы: IDDR на Spartan 6 и отключающаяся тактовая
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Airy_brn @ Jan 17 2012, 18:39) 
...
Может, кто сталкивался с такой проблемой? Это кривые руки или IDDR'ы не дружат с отключающейся тактовой?
Может, кто сталкивался с такой проблемой? Это кривые руки или IDDR'ы не дружат с отключающейся тактовой?
Тип микросхемы памяти укажите. Я что-то не припомню таких DDR, чтобы на них тактовая пропадала.
Цитата(Airy_brn @ Jan 17 2012, 21:39)
Здравствуйте!
При приеме данных через DDR регистры Спартана 6 столкнулись со следующей проблемой: данные на фронте принимаются корректно, а на спаде всегда выдается 0. Даже если на входных линиях гарантированно единички. При этом тактовая для DDR регистров не постоянная - есть только тогда, когда осуществляется передача данных.
Может, кто сталкивался с такой проблемой? Это кривые руки или IDDR'ы не дружат с отключающейся тактовой?
При приеме данных через DDR регистры Спартана 6 столкнулись со следующей проблемой: данные на фронте принимаются корректно, а на спаде всегда выдается 0. Даже если на входных линиях гарантированно единички. При этом тактовая для DDR регистров не постоянная - есть только тогда, когда осуществляется передача данных.
Может, кто сталкивался с такой проблемой? Это кривые руки или IDDR'ы не дружат с отключающейся тактовой?
Как получаете клок с фазой 180 градусов? На DCMке или пользуя local clock inversion? Если на DCM то она очень не любит рваные клоки на входе. С другой стороны (если всё правильно сделано) тогда и данных с фронта тоже быть не должно.
Цитата(warrior-2001 @ Jan 18 2012, 12:10)
Тип микросхемы памяти укажите. Я что-то не припомню таких DDR, чтобы на них тактовая пропадала.
Это не память. Линк порт DSP процессора TigerShark. Под IDDR я имела ввиду именно входные регистры ПЛИС (примитив IDDR2).
Цитата(Bad0512 @ Jan 18 2012, 12:55)
Как получаете клок с фазой 180 градусов? На DCMке или пользуя local clock inversion? Если на DCM то она очень не любит рваные клоки на входе. С другой стороны (если всё правильно сделано) тогда и данных с фронта тоже быть не должно.
DCM не используется. Клок получается по примеру IP ядра "SelectIO Interface Wizard " при выборе клок буфера BUFG (т.е. через IBUFGDS получаем прямой клок (C0), через инвертор - С1. Для работы логики - еще через один BUFG)
День добрый.
Удалось победить?
Наткнулись на похожую проблему, только битые первые два значения по спаду, после загрузки ПЛИС (если данные не нули в 100% неправильно. нули всегда правильно) далее всё вроде верно. У Вас камень какой (У нас 45LXT) ?
Удалось победить?
Наткнулись на похожую проблему, только битые первые два значения по спаду, после загрузки ПЛИС (если данные не нули в 100% неправильно. нули всегда правильно) далее всё вроде верно. У Вас камень какой (У нас 45LXT) ?
xapp635 сможет помочь?
http://www.xilinx.com/support/documentatio...tes/xapp635.pdf
http://www.xilinx.com/support/documentatio...tes/xapp635.pdf
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.