В порядке изучения MG Expedition слепил свою центральную библиотеку и ввёл несколько компонентов, причём пока это только разъёмы. В Part Editor'е красным выделено свойство IBIS -- как понимаю, требуется обязательно задать соответствующую модель, чтобы компонент был полностью завершён (все галки автопроверок в Property Verification, кроме Design Entry и PCB, у меня сброшены). В связи с этим возникает первый вопрос: что IBIS-модель описывает для разъёма? Ведь она вроде как предназначена для Input-Output Buffer, а разъём сам по себе таковым не является... (Замечу, что в моделировании я полный дуб и пока лишь пытаюсь вникнуть в самые азы).

Второй вопрос связан с параметрами переходных отверстий. Как я увидел, можно указать индуктивность, ёмкость и задержку сигнала. Как их считать? Для индуктивности я формулу нашёл, а вот для остального... И вообще, где можно найти теорию по всем этим вопросам? Понятно, что всё это сказывается лишь на высоких частотах, но хочется изучить "для общего развития", да и пригодиться в будущем вполне может...

1. Если собираетесь моделировать цепь от\до разъема, то все пины цепи должны иметь модель или надо делать многоплатный анализ, т.е. цепь продолжается далее через разъем до приемника\передатчика на др. плате.

2. В HyperLynx постройте стек площадок ПО - получите картинку с параметрами.
Нажмите для просмотра прикрепленного файла

По первому пункту. Получается, в Library Manager поля моделей для разъёмов (не только IBIS, но и других, если включены соответствующие галки проверки свойств) не заполняются, поскольку заранее нельзя сказать, к чему они будут подключены, а заполнение этих свойств выполняется уже на схеме, если её надо моделировать? (Ведь разъёмы сами по себе, до включения в какую-либо схему -- вещи универсальные, к конкретным источникам-приёмникам не привязанные). Меня-то смутило то, что эти свойства выделены красным, т.е. как бы считаются обязательными...

Во второму пункту. Откуда взять параметры, теперь понятно. Однако возникает другой вопрос: зачем нужны соответствующие атрибуты в Library Manager, если HyperLynx сам считает? Ведь, насколько понимаю, он может взять готовую схему вместе с готовой топологией, и все эти паразитные индуктивности-ёмкости (что переходных отверстий, что самих дорожек) посчитать самостоятельно, увязать с моделями компонентов и выполнить полное моделирование? С этой точки зрения, как мне кажется, нужно задавать лишь параметры используемых материалов (толщины слоёв меди, толщины и свойства диэлектрика платы).

1. Если снимите галочку Signal_Analyzer для Property_Verification, то перестанут быть обязательными и исчезнут из списка в PDB.

2. Если не хотите учитывать параметры ПО при трассировке, то не нужны.

1. А эту галочку снять невозможно: она серая, хоть и установленная. Поэтому IBIS не исчезает.

2. Понятно, спасибо за пояснения.

1. Открыть файл *.cfg в текстовом редакторе и изменить строчку
KEY FlowType "DX"
на
KEY FlowType "DС"
2. Открыть ЦБ в ЛМ и снять галочку.
3. Вернуть строчку в первоначальное состояние.