Хочу посчитать максимальное время в тактах мк входа в прерывание для Xmega64A1 с внешней SRAM.
SRAM в режиме LPC с 2-мя cycles wait state.

Считаю так:
4 t - самая длинная команда CPU.
5 t - PC -> стек. (стек во внутренней SRAM)
3 t - JMP на обработчик
-------------------------------
Итого 12 тактов. Поправте если не прав.

А чего там считать, в симуляторе/jtag-е проверить нельзя?

Мне нужно именно посчитать!!

В принципе интересует время выполнения команд STS,LDS для внешней SRAM 4 или 5 тактов? В DS както не понятно описано!

Если jtag есть то посчитать может ненужный таймер.
А на бумаге посчитать сложно.

JTAGа нету. Всётаки придётся мне считать на бумаге.
Вот из DS


Какое время выполнения команды LDS в случае доступа к внешней SRAM без wait states ? 2 или 3 такта?
STS вроде как однозначно 2.

Вообще?
Зря - вещь хорошая (и драгон сойдём, пока не сгорит).

Решил вопрос проще. Зациклил SBI-LDS-CBI и наблюдал осциллом частоту.
Получилось:
LDS внутренней RAM - 3 такта
LDS внешней SRAM (LPC 3 - Port ALE1 CS) без ws - аж 7 тактов !!!!!!!
Этож чёж так много? я в шоке