Изучаю диаграмму:

Правильно ли я понял что минимальное время доступа к SRAM в режиме "LPC 3 - Port ALE1 CS" равно 6 тактов CLKper2.