Всем добрый день.
Вот хочется уточнить, я правильно понимаю, что для GTX трансивера в Virtex 6 для режимов 64/66, 64/67 нельзя использовать встроенный elastic buffer и соответственно схему clock correction ?
И соответственно надо работать только с использованием тактового сигнала rxrecclk ?
Полная версия этой страницы: Virtex 6 GTX - 64/67 - Clock Correction
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(dsmv @ Jan 27 2012, 15:23) 
Всем добрый день.
Вот хочется уточнить, я правильно понимаю, что для GTX трансивера в Virtex 6 для режимов 64/66, 64/67 нельзя использовать встроенный elastic buffer и соответственно схему clock correction ?
И соответственно надо работать только с использованием тактового сигнала rxrecclk ?
Вот хочется уточнить, я правильно понимаю, что для GTX трансивера в Virtex 6 для режимов 64/66, 64/67 нельзя использовать встроенный elastic buffer и соответственно схему clock correction ?
И соответственно надо работать только с использованием тактового сигнала rxrecclk ?
Да, все верно.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.