Задача такая нужно оцифровывать все каналы АЦП А и B поочереди, например сначала каналы 0-3, затем 4-7 и так по циклу. Очевидный вариант: по прерыванию АПЦ считывать значения, устанавливать новые значения MUX и запуск след. преобразования.
Какие есть способы сделать оцифровку, минимально используя процессор? Можно как-то задействовать ДМА или систему событий и разгрузить ЦПУ? Или такой возможности нет.
Спасибо.

Через прерывания нерационально!!! ДЛя одного канала АЦП делал так. Все работает в режиме IDle.
1. Счетчик через систему событий запускает Каналы 0-3 Ацп.
2. DMA настраиваем на передачу по 8 бит в ОЗУ(RAM) по команде от 3 или 2 канала АЦП.
По аналогии можно думаю сделать и для двух АЦП.
Успехов!!

Конечно нерационально, потому и спрашиваю.



Проблема в том как загрузить в MUX другое значение. И возможно ли это.

Может поможет...
недавно у себя делал так...
дма работает на буфер передача 128+ N преобразований
по прерыванию с дма обрабатываю массив полученных данных
переключаю мукс на другой канал...
Феничка в том , что не заморачиваюсь с косячными преобразованиями при переключениями мультиплексора АЦП - просто пропускаю эти N преобразований в начале буфера и работаю только с актуальными данными.. (обычно N при F=32 мгц и Fadc = F/64 это 4- подбиралось опытным путем)

массив 128*sizeof(unsigned short)? Много занимает, однако.


То есть переключать можно только вручную (периферия не может переключить)?
Это и плохо...


А они косячные? Незаметил.
Что у вас в качестве опоры? И какой разброс в результатах преобразования.
Сколько виртуальных каналов используете?

Читайте мануал.
В версии мануала от 12/09 на с 299 (п.25.9.6) - пример работы 4 каналов в free running mode без всяких прерываний, просто достаете измеренные значения из памяти нужных каналов
Другой вариант - п. 25.16.4 - настройка регистра EVCTRL на Sweep Channels - изучите и этот вариант ( не пробовал, но вроде должно отвечать вашим потребностям)

free running mode недостаточно - нужно ещё MUX перегружать, и тут я не виду средств как это может быть сделано.



Посмотрю. Спасибо, вдруг - оно.

В MUX можете также грузить посредством DMA из оперативки. Кто мешает?!!??!!
Прога критична по времени?? Может можно обойтись 1 каналом!!

Как?
Буду искать...


Нужно грузить не просто MUX, а четыре MUX.


Критична - много команд получается.


Тогда уже некритична, но результат медленный (не удовлетворяет TЗ)


Давайте может тогда на бейсике писать будем, получим 1 8-битный отсчёт в секунду и хватит?
Зачем тогда 12-бит АЦП с четерьмя параллельными каналами?

Было проще общаться было бы тех задание или хотя бы скорость опроса !!???
Насчет MUx погорячился!! Адреса регистров 4 MUX идут не один за другим и продеться использовать 4 канала DMA.
Если использовать 1 канал АЦП, то MUX этого канала можно изменить.( совпадение (переполнение) в счетчике через канал событий инициирует передачу через DMA из ячеек RAM в 1 регистр MUX).

Вродь в первом посте ТЗ.
Скорость оцифровки 16-20 кГц.
Ещё можно тут посмотреть (тема по сути таже): АЦП?С++



Похоже на то.


Так ДМА не напасёшься (хотя и не исплользую из, но жалко отдавать сразу все).


Интересно.
А запуск следущего кто сделает и результат считает?

Скорость небольшая!!
1 канал DMa настраиваем на запуск скажем от переполнения счетчика. Он будет передавать по 2 байта из RAM сначала в регистр MUX и потом регистр CTRL и тем самым запустит начало преобразования. В RAM лежат 16 байт. Это 8 значений для MUX и 8 значений для регистра CTRL. Их положить через один. По передачи 16 байт сделать , чтобы адрес принял начальное значение. Счетчик каждый раз переполняясь запустит DMA, а тот по очереди АЦП для 8 разных выводов.
2 канал DMA настраиваем на запуск от АЦП канал СH0. Канал DMA будет передавать значения АЦП( по 2байта) в RAM.

Ничего себе небольшая: если программно делать, то загрузка меги 20-30 % на 29,5 МГц.



Но используется 1 виртуальный канал? 8 отсчётов за раз не получим?
Только если все ДМА на это дело израсходовать.
И то не уверен что получится...сложно как то...

Еще раз настаиваю на вдумчивом чтении мануала, в частности, п. 25.4 ADC Сhannels. Каждый канал - это сочетание состояния MUX и ячеек результата. Таким образом, переключение каналов - это и переключение MUX. А если вы все 4 канала запускаете во free running mode, они постоянно обновляют свои ячейки результата, переключая за вас MUX. Отказываться от free running mode имеет смысл только в том случае, если вы хотите четкую временную привязку результатов измерений (например, для оцифровки и последующей цифровой фильтрации)

8 отчетов за раз не получим. Опрос 8 выводов по кругу.
С 4 каналами можно получить скорость оцифровки 500кГц. У Вас на порядок меньше!!!
По поводу DMA --второй канал ( результат перекидывающий в RAM)можете не использовать. Программно считывать значения и обрабатывать их.
Итого получаем затраты 2 канала DMA на каждый АЦП (А и В) , 1 счетчик.
Что за виртуальный канал??



Так канала 4 и 4 MUX , а снимать результат нужно с 8 выводов. Переключать 1 раз MUX для каждого канала все равно надо.!!!

Это уже следующий уровень после того, как врубишься в работу pipeline ADC. MUX вручную (или через DMA, можно еще поковыряться в мануале) при этом требуется менять в 4 раза реже, причем на каждый канал нужно иметь только 2 настройки MUX. Запустил сразу 4 канала на единичное преобразование, после получения результата поменял настройки всех каналов, и следующие 4 входа снова обрабатываешь параллельно.

Не пробовали подключить 4 канала к одному выводу ???!! Результат получается разный. Разница в 3-4 единички последнего разряда.!!!! Если конечно потом охота калибровать каждый канал.......

А что это может дать?



У меня разброс результата гораздо больше.
Какие у вас настройки предделителя и опоры?



С этим согласен...



Не понял...поясните


Обновляют результат - согласен.
Переключают MUX - каким образом?


Абсолютная точность (до такта) не нужна, допустимо +-5 мкс.

Это я к тому, что 4 разных канала одного АЦП оцифровывают одно и тоже напряжение по разному!!!! Это дополнительная погрешность! На мой взгляд целесообразнее в вашем случае использовать 1 канал!!
Разброс 3-4 ед. получен в режиме Idle . Внутр.опора 1В. Частота тактирования Ацп 500кГц.
Поэтому и предложил накопить результат в RAM (контроллер при ацп будет в режиме idle) , а потом обработать его.

Программно. Измерили 4 вывода. Поменяли разряды MUX. Потом опять измерили.
В этом варианте при измерениях контроллер тоже можно загнать в режим IDLE.

Ну АЦП меги шумит, что делать.
3-4 единицы - это ерунда (у меня был разброс 50 (непомню от какой опоры), и ~30 от опоры на внешнем порту). Видимо очень ранняя ревизия кристала.
Idle как-то не хочется, так как задача далеко не единственная.


Меняете с частотой 500кГц/4?



Idle сильно точность повышает?

Тут много доп. вводных, в частности, скорость изменения входного сигнала, оцифровка-то ведь все равно последовательная! Плюс выбор тактовой АЦП. Плюс особые требования к разводке платы для 12-разрядного АЦП. Ну а уж потом - глюки АЦП.
Кстати, 3-4 единички в 12-разрядном АЦП - это стояние колом на стандартном 10-разрядном!

Делим на 8. Через 8 тактов в АЦП результат получается. Менять раньше MUX наверно тоже можно. Напряжение должно захлопнуться на внутреннем конденсаторе. Тут надо в железе попробовать....
Точность в разных режимах не проверял. Нужно было оцифровать 1 сигнал. Меня не устроил результат полученный внутренним АЦП. Поставил внешнее!!!

Тактовая 500кГц. Пробовал еще уменьшать. Лучше не стало. Напряжение постоянное пробовал. RC цепочка почти на выводах АЦП.

Менять до завершения преобразования?


У меня получалось что нормальные результаты получались при делителе начиная от 32-64, до этого чёрти что.


500кГц - тактирование ядра?

Да.
500кГц тактирование АЦП.

По-моему, MUX менять можно было произвольно даже в прежних мегах. Просто если в момент смены шло преобразование, оно завершалось со старым MUX, после чего новые настройки вступали в силу

Можно ли так задействовоть ДМА:
по завершению преобразования грузить из ОЗУ новые настройки (MUX и другие) из двух блоков поочерёдно в от CH0.CTRL до CH3.INTFLAGS.
Но непонятно как xmega отреагирует на запись в нереализованные ячейки (от адреса CHn.RESH+1 до CH(n+1).CTRL). Допустимо ли так делать?

Или есть другие варианты перезагрузки MUX, не задействующие процессор?

Задействовать можно.
Но по завершению каждого блока генерится прерывание. Можно ли настроить так, чтобы прерывание генерировались после заданного числа циклов перезагрузки настроек каналов АЦП?