Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Линия задержки для импульсного сигнала на 2 мкс
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
drim123
Самый простой способ удвоить частоту входного импульсного сигнала с минимальными
отклонениями, подать этот же сигнал с «задержкой» на второй вход элемента XOR.
Нашел вот такую конструкцию
SUBDESIGN Freak
(
Fin : INPUT;
Fout : OUTPUT;
)
BEGIN

Fout = Fin $ LCELL(Fin);
END;
Как подключать дополнительные LCELL или есть более экономичный способ.
Необходимо получить симметричную удвоенную импульсную последовательность.
входная частота порядка 150 кГц (синхронизация потока ) Плис MAX 3064/7064B.
JeDay
У вас на выходе сигнал исказится, получится место 1 импульса 2 коротких пичка. Его длительность "1" будет на порядок меньше длительности входного импульса. Для получения двух красивых импульсов надо внешнюю линию задержки использовать.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.