Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Spartan6. подключение Vref
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
zuuuuk
Добрый день.
Я применяю Spartan6 xc6slx100
я бы хотел проконсультироваться у профессионалов по подключению Vref.
т к в док. для мемя есть некоторые неясности

1) если подключить пины vref в режим i/o может ли он работать как output/input или только как input.
2) и если не сложно поясните мне, не очень разборчивому, функциональное назначение vref

огромное спасибо за внимание
disel
Это для стандартов, которые требуют опорного напряжения, типа SSTL. Если на такую ногу не заводить vref, то можно использовать как угодно.
Kuzmi4
2 zuuuuk
в дополнение - эта лапа в режиме I/O будет иметь ёмкость больше чем обычные I/O лапы (со всем вытекающими). Для некоторых случаев это бывает критично.
BLAZER
Доброго дня всем!

А при работе с выводом, который может использоваться как вход опорного напряжения, необходимо ли что - нибудь прописывать в *.UCF файле или же его можно сразу использовать?
Andrew Su
Цитата(BLAZER @ Sep 17 2012, 17:18) *
Доброго дня всем!

А при работе с выводом, который может использоваться как вход опорного напряжения, необходимо ли что - нибудь прописывать в *.UCF файле или же его можно сразу использовать?


Добрый день.
Подключал к Spartan6 микросхему LPDDR, к Virtex5 микросхемы DDR2.
В *.UCF файле ничего для пинов Vref не прописывал.
Удачи.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.