Форум разработчиков электроники ELECTRONIX.ru > Супервизоры глобального сброса Cyclone III

IEC

Feb 15 2012, 10:01

Извините, может быть за глупый вопрос, но, применяют ли супервизоры для глобального сброса Cyclone III (pin DEV_CLRn)?
Если да, то какие питания +3v3, +1v2.

_Anatoliy

Feb 15 2012, 10:20

Цитата(IEC @ Feb 15 2012, 12:01)

Извините, может быть за глупый вопрос, но, применяют ли супервизоры для глобального сброса Cyclone III (pin DEV_CLRn)?
Если да, то какие питания +3v3, +1v2.

Применял в нескольких проектах TPS3809K33 , только вместо питания ему на вход подключал сигнал INIT_DONE. Если есть PLL в проекте для формирования сброса можно использовать её LOCK.

sazh

Feb 15 2012, 12:49

Цитата(_Anatoliy @ Feb 15 2012, 13:20)

Применял в нескольких проектах TPS3809K33 , только вместо питания ему на вход подключал сигнал INIT_DONE. Если есть PLL в проекте для формирования сброса можно использовать её LOCK.

А в чем идея. Если по включению питания на регистрах в FPGA можно установить любое значение и даже более, сформировать reset для сторонних устройств после конфигурации и инициализации. (кому надо извне ресетить регистры fpga?)

_Anatoliy

Feb 15 2012, 13:27

Цитата(sazh @ Feb 15 2012, 14:49)

А в чем идея. Если по включению питания на регистрах в FPGA можно установить любое значение и даже более, сформировать reset для сторонних устройств после конфигурации и инициализации. (кому надо извне ресетить регистры fpga?)

Иногда нужно разрешать работу проекта с начальных условий не сразу после включения ,а после инициализации периферии(до этого и клоков нормальных может не быть).Супервизор удерживает ресет активным в течении 200мс,время достаточное для инициализации.

sazh

Feb 15 2012, 13:45

Цитата(_Anatoliy @ Feb 15 2012, 16:27)

Иногда нужно разрешать работу проекта с начальных условий не сразу после включения ,а после инициализации периферии(до этого и клоков нормальных может не быть).Супервизор удерживает ресет активным в течении 200мс,время достаточное для инициализации.

А если начальное значение регистра отлично от всех нулей, двойную инверсию на регистр закладываете?
(Начальное значение имеет смысл только для регистров с enable, ena не установлен, желаемое значение после включения питания не меняется)

_Anatoliy

Feb 15 2012, 14:11

Цитата(sazh @ Feb 15 2012, 15:45)

Не закладываю.
А если ena не используется то начальное значение не имеет смысла,так что ли?

IEC

Feb 15 2012, 15:44

Спасибо! Как- то с вашей помощью разобрался. Я enа не использую....

Мур

Apr 4 2015, 18:39

FPGA понятно...

Ну а для СPLD супервизор для сброса в исходное состояние необходим же?
Там нет PLL, которые могут создавать внутренний сброс при включении.

Как там для XC9500 ничего внутри для ресета нет?.. На старт бордах как-то теперь не наблюдается... Слепой?

Кстати, а никто не видел интегральный кварцевый генератор еще и с выходом сигнала Сброса(синхронным)? Очень бы пригодился для CPLD!..