http://www.xilinx.com/xlnx/xil_ans_display...tPagePath=21127
Можете объяснить почему V4 нужно прогрузить не более чем через 10 минут и нельзя отрубать клок на время больше 100мс ?
С уважением des00
Полная версия этой страницы: Хмм знатоки Xilinx(+)
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Delo v tom chto na novoj tehnologii 90 nm stali projavljatsja nekotorye effecty. Ja zabyl kak etot effect nazyvaetsja, on gde to na xilinx web site opisan.
Sut' ego v tom chto basa u transistorov stala nastolko uzka chto kolichestvo electronov v nej stanovitsja silno discretno i nel'zja uge schitat' protekajushim tokom.
Ja tut ne bolshoj specialist, mog navrat', no kasaemo DCM etot effect projavljaetsja tak. Esli ne podat' clk na DCM v techeniij 10 minut posle powerup to DCM perehodit v neobratimoe sostojanie iz kotorogo ego vytashit' mogno tol'ko snova powerup-om .
Pomoemu nachinaj s SP3 versii ISE7.1 xilinx prinuditel'no vstavljaet nebolshoj wrapper dlja kagdogo DCM i ne daet DDCMu zasnut'. Tak chto esli ispolzovat' poslednie SP , mogno etogo effecta ne bojatsja. No kakuju to logiku eto vse ge zanimaet.
Sut' ego v tom chto basa u transistorov stala nastolko uzka chto kolichestvo electronov v nej stanovitsja silno discretno i nel'zja uge schitat' protekajushim tokom.
Ja tut ne bolshoj specialist, mog navrat', no kasaemo DCM etot effect projavljaetsja tak. Esli ne podat' clk na DCM v techeniij 10 minut posle powerup to DCM perehodit v neobratimoe sostojanie iz kotorogo ego vytashit' mogno tol'ko snova powerup-om .
Pomoemu nachinaj s SP3 versii ISE7.1 xilinx prinuditel'no vstavljaet nebolshoj wrapper dlja kagdogo DCM i ne daet DDCMu zasnut'. Tak chto esli ispolzovat' poslednie SP , mogno etogo effecta ne bojatsja. No kakuju to logiku eto vse ge zanimaet.
неприятно удивлен
(
(
Nu esli na etu meloch' neprijatno udivljatsja to chto togda govorit' obo vsej etoj istorii s V4 MGT?
А что за история с MGT?
Цитата(leevv @ Nov 25 2005, 12:33) 
Delo v tom chto na novoj tehnologii 90 nm stali projavljatsja nekotorye effecty. Ja zabyl kak etot effect nazyvaetsja, on gde to na xilinx web site opisan.
Sut' ego v tom chto basa u transistorov stala nastolko uzka chto kolichestvo electronov v nej stanovitsja silno discretno i nel'zja uge schitat' protekajushim tokom.
Ja tut ne bolshoj specialist, mog navrat', no kasaemo DCM etot effect projavljaetsja tak. Esli ne podat' clk na DCM v techeniij 10 minut posle powerup to DCM perehodit v neobratimoe sostojanie iz kotorogo ego vytashit' mogno tol'ko snova powerup-om .
Pomoemu nachinaj s SP3 versii ISE7.1 xilinx prinuditel'no vstavljaet nebolshoj wrapper dlja kagdogo DCM i ne daet DDCMu zasnut'. Tak chto esli ispolzovat' poslednie SP , mogno etogo effecta ne bojatsja. No kakuju to logiku eto vse ge zanimaet.
Sut' ego v tom chto basa u transistorov stala nastolko uzka chto kolichestvo electronov v nej stanovitsja silno discretno i nel'zja uge schitat' protekajushim tokom.
Ja tut ne bolshoj specialist, mog navrat', no kasaemo DCM etot effect projavljaetsja tak. Esli ne podat' clk na DCM v techeniij 10 minut posle powerup to DCM perehodit v neobratimoe sostojanie iz kotorogo ego vytashit' mogno tol'ko snova powerup-om .
Pomoemu nachinaj s SP3 versii ISE7.1 xilinx prinuditel'no vstavljaet nebolshoj wrapper dlja kagdogo DCM i ne daet DDCMu zasnut'. Tak chto esli ispolzovat' poslednie SP , mogno etogo effecta ne bojatsja. No kakuju to logiku eto vse ge zanimaet.
Спасибо большое за разьяснение, я считал что в дело было в перегреве и возможном насыщении цепей глобальных клоков
Po povodu MGT.
Sudja po vsemu xilinx deistvitelno nahoditsja na "blooding edge".
Vsetaki pomestit' 10Gb serdes i v takom kolochestve na odin chip, da eshe chto by vse rabotalo.
Vse bylo prekrasno na simuljacii i dage pervye lab obrazcy i dumaju byli rabochie. Odnako yield (vyhod godnyh kristalov) sejchas po vidimomu ugasnyj. Potrebovalos' uge kak minimum 4 respins. Skolko eshe potrebuetsja. Hochetsja nadejatsja chto sledujushij budet poslednij.
V rezul'tate FX family zadergalos' kak minimum na god. Uge razvedennyje platy ostyvajut...
To est' po sravneniju s DCM, kotoryj mogno bylo "fix"-nut' v softe, problema MGT namnogo ser'eznee.
Ja pri vseh bug-ah, problemah i zadergkah schitaju chto poka alternativy V4 FX net i dolgo ne budet.
Sudja po vsemu xilinx deistvitelno nahoditsja na "blooding edge".
Vsetaki pomestit' 10Gb serdes i v takom kolochestve na odin chip, da eshe chto by vse rabotalo.
Vse bylo prekrasno na simuljacii i dage pervye lab obrazcy i dumaju byli rabochie. Odnako yield (vyhod godnyh kristalov) sejchas po vidimomu ugasnyj. Potrebovalos' uge kak minimum 4 respins. Skolko eshe potrebuetsja. Hochetsja nadejatsja chto sledujushij budet poslednij.
V rezul'tate FX family zadergalos' kak minimum na god. Uge razvedennyje platy ostyvajut...
To est' po sravneniju s DCM, kotoryj mogno bylo "fix"-nut' v softe, problema MGT namnogo ser'eznee.
Ja pri vseh bug-ah, problemah i zadergkah schitaju chto poka alternativy V4 FX net i dolgo ne budet.
Мне то же V4FX очень эмпонирует, но вот как вспомню что стоит 170$ за 400MIPS + ~800Kвентилей
Заказали ML403 (на борту FX12), обещали через три-четыре недели привезти.
Заказали ML403 (на борту FX12), обещали через три-четыре недели привезти.
Is cen chto mne obeshali
FX12 approx 90 US
FX60 approx 700 US
Ostal'nyje poseredine.
Kak poluchite ML403, posmotrite GSRD reference design from Xilinx web site.
REkomenduju, chto by pochuvstvovat' silu FX.
FX12 approx 90 US
FX60 approx 700 US
Ostal'nyje poseredine.
Kak poluchite ML403, posmotrite GSRD reference design from Xilinx web site.
REkomenduju, chto by pochuvstvovat' silu FX.
Такие цены на чипы у Вас откуда?
После регистрации проекта, или Вы вообще не в россии?
В Инлинегроуп 130$ за FX12, прикол LX15 140$.
После регистрации проекта, или Вы вообще не в россии?
В Инлинегроуп 130$ за FX12, прикол LX15 140$.
А с V4SX таких проблем нет?
To 3.14: Prices in Canada based on 100-1K qty.
To Kyle: Problema s DCM obshaja dlja vseh V4
Chto kasaetsja MGT to estestvenno tolko dlja V4 FX.
To Kyle: Problema s DCM obshaja dlja vseh V4
Chto kasaetsja MGT to estestvenno tolko dlja V4 FX.
Ja nashel na xilinx web site kak etot effect dlja DCM nazyvaetsja - NBTI.
see: http://direct.xilinx.com/bvdocs/whitepapers/wp224.pdf
Ja ge govoril chto mogu sil'no navrat' po povodu samogo processa ;-). No v celom vse chto kasaetsja raboty s DCM ja skazal verno.
Da eshe , chto horosho chto etot effect ni kak ne skazyvaetsja na dolgovechnosti raboty chipa.
see: http://direct.xilinx.com/bvdocs/whitepapers/wp224.pdf
Ja ge govoril chto mogu sil'no navrat' po povodu samogo processa ;-). No v celom vse chto kasaetsja raboty s DCM ja skazal verno.
Da eshe , chto horosho chto etot effect ni kak ne skazyvaetsja na dolgovechnosti raboty chipa.
спасибо шас почитем
Похоже в связи с этим введено новое обозначение ПЛИС начиная с Virtex4:Нажмите для просмотра прикрепленного файла
> Похоже в связи с этим введено новое обозначение ПЛИС начиная с Virtex4
Ne sovsem. Stepping Xilinx uge ispolzovala nachinaja s V2. Eto obshij podhod. Predpolagaetsja chto est'
polnaja sovmestimost' steppingov snizu vverh.
Kstati budte ostorogny so stepingom. Luchshe vsegda ukazyvat' stepping javno v UCF file, potomu chto
ocherednaja novaja versija ISE moget izmanit' "default stepping".
Chto kasaetsja stepping dlja FX60, naprimer:
CES1 - does not have operational MGTs.
CES2 - devices have one MGT that is not operational. All the rest up to 3.125 Gbps.
CES3 - all MGTs up to 3.125 Gbps. Limited temp range.
CES4 - all MGTs up to 6.25 Gbps. Limited temp range. Not avail yet.
CES5 - should be final step. All functioning.
Po drugim chipam "stepping record" moget otlichatsja.
Ne sovsem. Stepping Xilinx uge ispolzovala nachinaja s V2. Eto obshij podhod. Predpolagaetsja chto est'
polnaja sovmestimost' steppingov snizu vverh.
Kstati budte ostorogny so stepingom. Luchshe vsegda ukazyvat' stepping javno v UCF file, potomu chto
ocherednaja novaja versija ISE moget izmanit' "default stepping".
Chto kasaetsja stepping dlja FX60, naprimer:
CES1 - does not have operational MGTs.
CES2 - devices have one MGT that is not operational. All the rest up to 3.125 Gbps.
CES3 - all MGTs up to 3.125 Gbps. Limited temp range.
CES4 - all MGTs up to 6.25 Gbps. Limited temp range. Not avail yet.
CES5 - should be final step. All functioning.
Po drugim chipam "stepping record" moget otlichatsja.
Спасибо за информацию!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.