реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
bahych
сообщение Dec 8 2011, 10:01
Сообщение #1





Группа: Новичок
Сообщений: 7
Регистрация: 26-09-08
Пользователь №: 40 504



Уважаемые форумчане! Занимаюсь вопросом повышения отказоустойчивости комбинационных схем на ПЛИС. В связи с этим возникла задача докопаться до внутренностей ПЛИС. Хотелось бы понять как внутри устроена и на чем реализуется среднестатистическая таблица преобразования ячейки ПЛИС, например, фирмы Altera. Никакой такой информации в сети не нашел, может быть плохо искал. Буду очень рад любой информации и помощи по этой теме, желательно со ссылками на источники.
Заранее большое спасибо!!!
Go to the top of the page
 
+Quote Post
Boris_TS
сообщение Dec 8 2011, 10:08
Сообщение #2


Злополезный
****

Группа: Свой
Сообщений: 608
Регистрация: 19-06-06
Из: Russia Taganrog
Пользователь №: 18 188



LUT (Look Up Table) в FPGA обычно реализуется на базе статического ОЗУ.
Например, LUT4 - это статическая память с 4 битами адреса и одним битом данных. Обычно LUT заполняется значениями во время конфигурации ПЛИС, но в ряде случаев производители ПЛИС позволяют полноценно использовать LUT - как ОЗУ; у Xilinx это зовётся «Distributed Memory».
Go to the top of the page
 
+Quote Post
bahych
сообщение Dec 8 2011, 12:27
Сообщение #3





Группа: Новичок
Сообщений: 7
Регистрация: 26-09-08
Пользователь №: 40 504



А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?
Go to the top of the page
 
+Quote Post
des00
сообщение Dec 8 2011, 12:57
Сообщение #4


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(bahych @ Dec 8 2011, 06:27) *
А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

стандартные регистры + мультиплексоры.


--------------------
Go to the top of the page
 
+Quote Post
Builder
сообщение Dec 8 2011, 13:17
Сообщение #5


iBuilder©
****

Группа: Свой
Сообщений: 519
Регистрация: 14-07-04
Из: Минск
Пользователь №: 322



Цитата(bahych @ Dec 8 2011, 15:27) *
А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?
Возможно, но точно Вам никто не скажет, как именно у них сделано.
Go to the top of the page
 
+Quote Post
Boris_TS
сообщение Dec 8 2011, 16:02
Сообщение #6


Злополезный
****

Группа: Свой
Сообщений: 608
Регистрация: 19-06-06
Из: Russia Taganrog
Пользователь №: 18 188



Цитата(bahych @ Dec 8 2011, 16:27) *
А если копнуть глубже?

Как писал уважаемый des00: на стандартных регистрах вместе со стандартными мультиплексорами. И таким образом практически вся FPGA: кроме этих 2 макроэлементов там практически больше ничего нет, за исключением глубоко оптимизированных (на транзисторном уровне) аппаратных блоков (систем тактирования (ФАПЧ), гигабитных приёмопередатчиков, системы контроля состояния ПЛИС и им подобных).

Если копнуть глубже, то эти основные макроэлементы оптимизируются при активном участии инженеров того завода, на котором будет производиться конкретный кристалл. И используются те схемотехнические приёмы, которые лучше получаются на этом заводе - поэтому разные семейства (подсемейства) производятся на разных заводах.

Если копнуть еще глубже, то это всё строится на тех КМОП транзисторах, которые удобнее выращивать конкретному заводу. Из тех материалов, которые минимизируют затраты этого завода.

Цитата(bahych @ Dec 8 2011, 16:27) *
Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

А это что-либо меняет ?
Go to the top of the page
 
+Quote Post
dvladim
сообщение Dec 8 2011, 16:31
Сообщение #7


Знающий
****

Группа: Свой
Сообщений: 654
Регистрация: 24-01-07
Из: Воронеж
Пользователь №: 24 737



QUOTE (bahych @ Dec 8 2011, 16:27) *
А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

Скорее всего шести-транзисторные ячейки статического ОЗУ и несколько каскадов мультиплексоров на проходных транзисторах.
Если хотите конкретнее - ищите патенты.
Go to the top of the page
 
+Quote Post
Boris_TS
сообщение Dec 9 2011, 05:40
Сообщение #8


Злополезный
****

Группа: Свой
Сообщений: 608
Регистрация: 19-06-06
Из: Russia Taganrog
Пользователь №: 18 188



Цитата(dvladim @ Dec 8 2011, 20:31) *
Скорее всего шести-транзисторные ячейки статического ОЗУ и ...

Внесу маленькую поправочку: для современных Xilinx FPGA не "скорее всего", а точно.
Современных не радиационно-стойкие Xilinx FPGA имеют 6-транзисторные ячейки статического ОЗУ, а радиационно-стойки используют хитрую технологию дублирования транзисторов для повышения стойкости к ионизирующим излучениям (при этом, суть построения ячейки - не меняется).
Go to the top of the page
 
+Quote Post
dvladim
сообщение Dec 10 2011, 13:07
Сообщение #9


Знающий
****

Группа: Свой
Сообщений: 654
Регистрация: 24-01-07
Из: Воронеж
Пользователь №: 24 737



Цитата(Boris_TS @ Dec 9 2011, 09:40) *
Внесу маленькую поправочку: для современных Xilinx FPGA не "скорее всего", а точно.
Современных не радиационно-стойкие Xilinx FPGA имеют 6-транзисторные ячейки статического ОЗУ, а радиационно-стойки используют хитрую технологию дублирования транзисторов для повышения стойкости к ионизирующим излучениям (при этом, суть построения ячейки - не меняется).

Ну и я внесу поправочку: дублирование транзисторов (DICE, TMR) добавляет стойкости не к ионизирующим излучениям, а к тяжелым заряженным частицам.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st June 2025 - 07:13
Рейтинг@Mail.ru


Страница сгенерированна за 0.01584 секунд с 7
ELECTRONIX ©2004-2016