Существует распространенное убеждение (легенда), что наиболее продвинутые автотрассировщики (Specctra, Expedition) способны качественно растрассировать печатную плату, для этого нужно лишь задать правильные параметры автотрассировки.
Берем тестовый пример от Mentor Graphics. Все компоненты штыревые (фанауты расставлять не нужно), ширина всех проводников одинакова (0.254 мм), зазоры между проводниками, контактами и переходами также одинаковы (0.254 мм). Задание параметров сводится к указанию количества проходов (трассировки, минимизации числа переходов, сглаживаний) и вариантов их чередования.

Результаты:
Specctra
Total Trace Length...........51089.8 (mm)
Vias..................................1084
Unconnects.......................4

PADS
Total Trace Length...........49453.8 (mm)
Vias..................................756

Expedition
Total Trace Length..........49060.8 (mm)
Vias..................................508

TopoR
Total Trace Length...........42089.3(mm)
Vias..................................130


По сравнению со Specctra вариант TopoR имеет существенно меньше переходов (на 954 или в 8.4 раза) и на 9м меньше суммарную длину проводников.
“Лишние” 9м проводников с учетом ширины проводника и зазора – это эквивалент 45 см2 дополнительной площади, которой явно не хватает Specctra, чтобы получить 100% разведенных проводников.
Межслойный переход , диаметр 0.762 мм, с учетом зазора 1.27 мм, занимает пространство на двух слоях в сумме 2.532 мм2. Умножаем на 954, получаем еще 24 см2. Итого 69 см2 - прямоугольник почти 7x10 см.

Сразу оговорю, что не являюсь экспертом в части автотрассировщиков Specctra, PADS и Expedition, и вполне допускаю, что продвинутые пользователи смогут улучшить полученные мной результаты, вопрос только, насколько радикально. Интересны результаты, полученные продвинутыми пользователями трассировщиков, указанных выше, а также настройки, используемые для получения этих результатов.

 Specctra.zip ( 233.8 килобайт ) Кол-во скачиваний: 174

 Test_Expedition.zip ( 1.41 мегабайт ) Кол-во скачиваний: 125

 test_PADS.pcb ( 887.8 килобайт ) Кол-во скачиваний: 123

 test_TopoR_PCAD_.pcb ( 1.09 мегабайт ) Кол-во скачиваний: 153

У меня нет доступа к исходнику.



Вы сами в своем посте начали говорить про "не звенят и наводки".


Если бы действительно пытались, то я бы не увидел после первого же запуска Via_min удаления более сотни via (41+52+26=119).

Changed Total
Length Length Total Percent Del Total CPU Time CLK Time
Eff (mm) (mm) Opens Routed Vias Vias hh:mm:ss hh:mm:ss
-----------------------------------------------------------------------
2 5.62 49066.43 0 100.00% 0 508 00:00:04 00:00:06
3 165.44 49231.87 0 100.00% 41 467 00:00:07 00:00:10
4 464.02 49695.89 0 100.00% 52 415 00:00:17 00:00:26
5 312.41 50008.31 0 100.00% 26 389 00:00:23 00:00:32



Я продемонстрировал, то что проблему надо решать там где это действительно необходимо - точечно. У вас же есть всего одно решение - увеличить зазор везде. Попробуйте найти решение в моем примере вашими средствами и убедитесь в беспереспективности этого. Единственный полученный ответ от ваших колег тогда был, что типа пример выдуман и все это ерунда. А пример иллюстрировал всего лишь, то что на серьезной плате есть множество плотных и не плотных областей и увеличивать зазор надо только в тех местах где это необходимо, а не по всей плате. обсуждение было здесь

Надо устранять наводки на критических цепях, а не просто уменьшать общий средний уровень наводок.


В вашем случае получается что нет ни средств ни возможностей.

Вот вам картинка из вашей платы
как пример того что может получится если много критических цепей.
В случае много-выводных компонентов, у вас неизбежно возникнут плотные области с "параллельными" трассами на соседних слоях, со всеми вытекающими отсюда последствиями.

Вы имеете право на осуждение моего мнения? И кто его вам дал?
Печально, что вы в праве и правах не разбираетесь.

имеет.

А почему нет? Мы тут как раз мнениями и обмениваемся. Я считаю Ваше мнения по данному вопросу неправильным. Я не заставляю Вас от него отказываться, не клеймлю, не навешиваю ярлык или что-то в этом духе. Просто считаю неправильным и все. Вас это задевает? Тогда прошу меня, извинить, но и далее буду считать Ваше мнение по данному вопросу неверным.

Почему так считаю: вопрос топика звучит как "Управление процессом автотрассировки - реальность или миф?". Ответ - реальность, управлять можно. И при разном управлении получать разные результаты автотрассировки тоже можно. Если получаем разные результаты меняя начальные условия(ограничения) - значит процессом управляем.

Насколько эффективно управлять - не спрашивалось. Зачем это нужно - тоже не спрашивалось. Но управлять - можно, по крайней мере в спекктре, экспедишне, падсе... В топоре - не знаю.

Зачем это нужно? - Подразумевалось, что ответ на этот вопрос известен: для того, чтобы максимально приблизиться к топологии, оптимальной по совокупности параметров (суммарная длина, число переходов, число мест с минимальным зазором и т.д.).

А кому нужно неэффективное управление? То, что Вы имеете ввиду, называется не управлением, а воздействием.

В TopoRе – нельзя. Забавно, что в перечисленных Вами программах можно управлять, но нельзя получить результаты лучше, чем в TopoRе, что дает основание усомниться в справедливости Вашего утверждения.

Вы серьезно считаете, что перекрестные помехи бывают только в высокоскоростных дизайнах?


Ну, это у Вас этот запуск был первым, до этого у меня тоже было несколько запусков, но, по-видимому, недостаточно.
После Вашего поста я, по Вашему совету, добавила проходов Via_min. Мой окончательный вариант: 385 переходов (уменьшилось на 123) при длине 50086 (увеличилась на метр). Дальнейшее добавление проходов к уменьшению переходов уже не приводило.


Перечитала старую тему.
Не вижу, чтобы коллеги говорили о выдуманности примера. Скорее, сторонние пользователи свели разговор на обсуждение стекапов и их технологичности, что, конечно, важный вопрос, но уводящий в сторону от основной темы.
Вижу результаты, полученные в TopoR: 4 цепи с превышением заданного уровня (100 mv), при этом максимум -164 mv.
По Экспедишену вижу:
- есть инструмент, который при наличии свободного пространства способен по месту изменять зазоры;
- приближение к результату TopoR достигнуто с помощью изменения стекапа (что само по себе некорректно из-за разности начальных условий).

Никто не говорит, что инструмент в Экспедишен плохой или ненужный. Речь шла о том, что если плата хорошо оптимизирована, то на ней:
1. меньше протяженность трасс
2. больше свободного пространства
3. чем больше свободного пространства, тем меньше при изотропной трассировке уровень параллельности трасс, как на одном слое, так и на смежных слоях
4. чем больше свободного пространства, тем больше возможностей увеличивать зазоры между трассами и влиять на уровень перекрестных помех.

В TopoRе пока нет такого инструмента, как в Expedition, однако на реальных примерах видно, что при плохой разводке даже хороший инструмент может оказаться бесполезным.
В TopoRе для отдельных цепей или классов задаются два зазора – минимальный и номинальный. Для критических цепей номинальный зазор можно задать существенно больше минимального. В свободных местах зазор автоматически увеличивается вплоть до номинального.
Что касается возможных ”перекрытий” на смежных слоях, то их достаточно мало, как правило, их протяженность невелика, и при наличии свободного пространства вручную угол легко корректируется.


Странно, что Вы не обратили внимания на перекрытия на смежных слоях в разводке Expedition, во всяком случае, в полученных мной вариантах их протяженность превышает аналогичные параметры в TopoRе.


Сообщение отредактировал maple - Jan 23 2012, 10:49

1. Я получил 315 с длинной 48,766.626
2. Именно из-за возникновения параллельных сегментов при сильном уменьшении к-ва via менторовцы и не бьются особо сильно за этот параметр.
Для отслеживания проблем параллельности на соседних слоях в Exp есть ограничение Z-Axis Clearance.
3. Сделайте пример для 6-ти слойки (4 сигнальных и 2 питания) чтобы мы все убедились что все ваши утверждения остались верны.

Большая просьба привести скриншот настроек автотрассировщика (сколько и каких проходов было заложено). А если можно, еще и итоговый проект.


Спасибо, понятно. Хотелось бы уточнить, это официальная позиция Ментора или Ваше предположение?

[attachment=64787:Test_Exp.7z]

Smooth и Via_min много раз, последовательно меняя направления слоев.

Мое, основанное на неофициальных беседах с одним из ведущих разработчиков алгоритмов трассировки.

Пожалуйста. Длина 40116 мм, 6 Via.
Было несколько мест (штук шесть), где шли протяженные проводники на смежных слоях, поставила там кипауты. Их установка занимает несколько секунд, а вот искать, где их поставить, оказалось не так быстро. Спасибо за идею, попрошу ребят сделать автоматический поиск таких мест, благо, это несложно реализовать.
 Test_6L.7z ( 130.31 килобайт ) Кол-во скачиваний: 81

Собственно говоря, я просил более корректный новый пример для 6-ти слоев, т.е. где невозможно уложить проводники в 2 сигнальных слоя. Тогда получите массу параллельных сегментов на внутренних слоях.
Но не суть, даже в данном примере видно, что в случае трассировщиков со строгим направлением слоя таких сегментов не будет вообще (если не минимизировать via). А у вас они уже есть. И чем более плотная трассировка, тем больше будет проблемных мест.

При плотном расположении компонентов у проводников может быть очень ограничено пространство для трассировки. Как, например, на этих картинках. Минимизация Via не включалась. Видно, что у Топора проводники идут под углом, а у Экспедишена есть параллельные участки.

Ну и где вы здесь видите строгое следование направлению слоя. Если его включить, то для реализации, в данном случае обязательны via. Опять взяли пример пригодный для двухслойки с направлением any angle.
Ну так я тоже могу для данного примера запустить PADS с настройками any angle и получу такой же результат как у вас и что дальше.
Или запустите в Exp команду Midify_Corners, которая преобразует все в дуги и получите опять же такую же картинку как у топора и что это доказывает?

Хотите продолжения? Не вопрос - растащите ваши компоненты вверх вниз и получите нечто подобное: Т.е. массу параллельных сегментов между слоями.

Могу выложить пример вашей 6-ти слой сделанной в PADS - где на внешних слоях поставлено any angle, а на внутренних горизонтальный-вертикальный и в результате нет никаких проблем с параллельностью на внутренних слоях, которые у вас присутствуют.
Если неймется, так сделайте хотя бы просто - уменьшите площадь для трассировки на вашей 6-ти слойке - сдвиньте все компоненты вплотную друг к другу и убедитесь в возникновении дополнительных проблем на внутренних слоях, которые у нас можно избежать.

Не могу понять, Вы действительно верите в то, о чем пишете, или сознательно дурачите народ в надежде, что никто не станет проверять справедливость Ваших утверждений?

Что интересно, строгое следование направлению слоя в Экспедишене было включено. Одному слою назначено вертикальное, другому - горизонтальное направление. Делался только один проход трассировки, минимизации Виа не было. Просто здесь приведена ситуация, при которой если строго следовать направлению на слоях, 100% трассировка НЕВОЗМОЖНА. Вполне реальная ситуация на плотных платах. А в таком случае при any-angle трассировке участки параллельности проводников на смежных слоях будут короче (и их будет меньше), чем при ортогональной.

Поясню подробнее. Сейчас на каждом слое по 4 проводника шириной 0.4 мм с зазором 0.3 мм.


Если ширина канала (расстояние между контактами соседних компонентов) в точности равна 3.1 мм (4 проводника и 5 зазоров), то любая трассировка будет с перекрытиями вертикальных проводников на смежных слоях, но при any-angle перекрытия минимальны, если использовать 45 градусов, то перекрытия чуть больше, и, наконец, если использовать ортогональную трассировку, то перекрытия будут максимальными. (Если компоненты сдвинуть еще ближе, 100% трассировка невозможна).
Если начать раздвигать компоненты, то при any-angle трассировке между проводниками на разных слоях будет увеличиваться угол, и даже небольшое увеличение пространства дает увеличение угла и существенное снижение области эффективного взаимодействия проводников на смежных слоях.
Поскольку интервалы координат проводников попарно пересекаются, при строгом следовании назначению слоев необходимо иметь 8 вертикальных магистралей (по одной на каждый проводник) и 12 горизонтальных (для любой пары симметрично расположенных проводников горизонтальные отрезки без пересечения могут быть реализованы только на одном конце).

То есть, то, о чем Вы говорите, потребует для реализации ТРОЙНОГО ресурса монтажного пространства (а на самом деле и еще больше, потому что переходы шире проводников, и зазоры между проводниками станут больше минимальных), существенной раздвижки компонентов и возможности “разобрать” компонент на контакты, чтобы раздвинуть их в вертикальном направлении, а, кроме того, добавятся ненужные межслойные переходы и существенно увеличится длина соединений.


Дальше – очевидный вывод: any-angle трассировка позволяет по сравнению в ортогональной (в особенности с преимущественным направлением слоев) существенно экономить ресурсы монтажного пространства, поэтому, при другой трассировке, либо будет больше перекрытий проводников на смежных слоях и, соответственно, больший уровень перекрестных помех, либо не будет обеспечена 100% трассировка.

Девушка мне надоело отвечать на ваши теоретические изыскания и попытки довести все условия до абсурда.Следование направлению слоя не означает того что вы нарисовали, на короткое расстояние вполне можно отклонится, что и делает exp.

Что конкретно вы можете сказать о показанном мной варианте расположения компонентов? Я здесь не вижу так рекламируемого вами варианта уменьшения наводок. Чем дальше разносить эти компоненты, тем больше будет параллельная длина и наводка.

Если говорите о наводках, то должны знать что наводки являются критичными для достаточно длинных связей. Вы же наоборот постоянно рассматриваете варианты очень коротких связей.

Специально для вас (раз сами не в состоянии) скомпоновал все компоненты, уменьшив общее трассировочное пространство платы в два раза (т.е. фактически уменьшил размер платы в два раза). [attachment=64975:Test_Exp_compact.7z]
При желании можно сделать размер и еще меньше.
Все нормально трассируется на 4-х сигнальных слоях и нет параллельности между внутренними слоями 3 и 4.