Задача такая нужно оцифровывать все каналы АЦП А и B поочереди, например сначала каналы 0-3, затем 4-7 и так по циклу. Очевидный вариант: по прерыванию АПЦ считывать значения, устанавливать новые значения MUX и запуск след. преобразования.
Какие есть способы сделать оцифровку, минимально используя процессор? Можно как-то задействовать ДМА или систему событий и разгрузить ЦПУ? Или такой возможности нет.
Спасибо.

Это уже следующий уровень после того, как врубишься в работу pipeline ADC. MUX вручную (или через DMA, можно еще поковыряться в мануале) при этом требуется менять в 4 раза реже, причем на каждый канал нужно иметь только 2 настройки MUX. Запустил сразу 4 канала на единичное преобразование, после получения результата поменял настройки всех каналов, и следующие 4 входа снова обрабатываешь параллельно.

Не пробовали подключить 4 канала к одному выводу ???!! Результат получается разный. Разница в 3-4 единички последнего разряда.!!!! Если конечно потом охота калибровать каждый канал.......

А что это может дать?



У меня разброс результата гораздо больше.
Какие у вас настройки предделителя и опоры?



С этим согласен...



Не понял...поясните


Обновляют результат - согласен.
Переключают MUX - каким образом?


Абсолютная точность (до такта) не нужна, допустимо +-5 мкс.

Это я к тому, что 4 разных канала одного АЦП оцифровывают одно и тоже напряжение по разному!!!! Это дополнительная погрешность! На мой взгляд целесообразнее в вашем случае использовать 1 канал!!
Разброс 3-4 ед. получен в режиме Idle . Внутр.опора 1В. Частота тактирования Ацп 500кГц.
Поэтому и предложил накопить результат в RAM (контроллер при ацп будет в режиме idle) , а потом обработать его.

Программно. Измерили 4 вывода. Поменяли разряды MUX. Потом опять измерили.
В этом варианте при измерениях контроллер тоже можно загнать в режим IDLE.

Ну АЦП меги шумит, что делать.
3-4 единицы - это ерунда (у меня был разброс 50 (непомню от какой опоры), и ~30 от опоры на внешнем порту). Видимо очень ранняя ревизия кристала.
Idle как-то не хочется, так как задача далеко не единственная.


Меняете с частотой 500кГц/4?



Idle сильно точность повышает?

Тут много доп. вводных, в частности, скорость изменения входного сигнала, оцифровка-то ведь все равно последовательная! Плюс выбор тактовой АЦП. Плюс особые требования к разводке платы для 12-разрядного АЦП. Ну а уж потом - глюки АЦП.
Кстати, 3-4 единички в 12-разрядном АЦП - это стояние колом на стандартном 10-разрядном!

Делим на 8. Через 8 тактов в АЦП результат получается. Менять раньше MUX наверно тоже можно. Напряжение должно захлопнуться на внутреннем конденсаторе. Тут надо в железе попробовать....
Точность в разных режимах не проверял. Нужно было оцифровать 1 сигнал. Меня не устроил результат полученный внутренним АЦП. Поставил внешнее!!!

Тактовая 500кГц. Пробовал еще уменьшать. Лучше не стало. Напряжение постоянное пробовал. RC цепочка почти на выводах АЦП.


Сообщение отредактировал bob1 - Feb 4 2012, 22:40

Менять до завершения преобразования?


У меня получалось что нормальные результаты получались при делителе начиная от 32-64, до этого чёрти что.


500кГц - тактирование ядра?

Да.
500кГц тактирование АЦП.

По-моему, MUX менять можно было произвольно даже в прежних мегах. Просто если в момент смены шло преобразование, оно завершалось со старым MUX, после чего новые настройки вступали в силу

Можно ли так задействовоть ДМА:
по завершению преобразования грузить из ОЗУ новые настройки (MUX и другие) из двух блоков поочерёдно в от CH0.CTRL до CH3.INTFLAGS.
Но непонятно как xmega отреагирует на запись в нереализованные ячейки (от адреса CHn.RESH+1 до CH(n+1).CTRL). Допустимо ли так делать?

Или есть другие варианты перезагрузки MUX, не задействующие процессор?

Задействовать можно.
Но по завершению каждого блока генерится прерывание. Можно ли настроить так, чтобы прерывание генерировались после заданного числа циклов перезагрузки настроек каналов АЦП?