Цитата(Vitaly_K @ Mar 13 2012, 16:54)
Но Вы смогли убедиться, что тактовые частоты порядка 200 МГц? FR=186 и FC=199 MHz. Или переслать отчёт текстовым файлом?
Значит ли это, что проект негодный? Не понял, что именно никто не запретит и что такое «ес-сно». Это что, жаргон такой?
да, убедился. но это потому что логики между выходом триггера и следующим входом/тактом нет/мало.
я даже тестовый проект у себя сделал и подтвердил, что это так.
но тем не менее упоминавшиеся стратиксы/виртексы обещают до 800МГц на таких соединениях
у меня таких проектов не бывает, поэтому чего-то дельного добавить не могу.
нет проект не негодный, но это дополнительная трудоемкость. тут уже упоминали "синхронный дизайн", видимо проект не соответствует этому критерию. но, опять же - мне кажется это не Ваша забота - пусть этим занимается тот, кто будет это делать.
кстати по поводу фиксированного размещения в ProASIC-ах, там из-за структуры sea of gates, очень просто задавать размещения
set_location _имя_элемента_в_нетлисте -fixed yes _координата_Х_ _координата_У_
то есть такой файл с расширением pdc
но опять же - вряд ли это улучшит скорость, потому что на 200МГц эти ячейки и так максимально близко стоят
Конверсия FPGA в ASIC, Как сделать это эффективно и относительно дешево
Mar 14 2012, 17:27
